このアンサーでは、MIPI D-PHY コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。
MIPI D-PHY IP ページ:
https://japan.xilinx.com/products/intellectual-property/ef-di-mipi-csi-rx.html
一般情報
サポートされるデバイスは、次の 3 つの場所から確認できます。
各バージョンにおける新機能と追加されたデバイス サポートのリスト:
ザイリンクス コミュニティ フォーラムのビデオ ボードからテクニカル サポートを得るようにしてください。
ザイリンクス フォーラムを利用すると、問題解決に役立ちます。
ザイリンクス コミュニティに質問したり、ザイリンクス エキスパートと協力したりして、ソリューションを見つけ出すことができます。
バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。
| コアのバージョン | Vivado のバージョン | IP 変更ログ | IP パッチ |
|---|---|---|---|
| v4.1 (Rev. 5) | 2019.2 | (Xilinx Answer 72923) | |
| v4.1 (Rev. 4) | 2019.1.1 | (Xilinx Answer 72494) | (Xilinx Answer 72758) |
| v4.1 (Rev 3) | 2019.1 | (Xilinx Answer 72242) | |
| v4.1 (Rev. 2) | 2018.3 | (Xilinx Answer 71806) | |
| v4.1 (Rev. 1) | 2018.2 | (Xilinx Answer 71212) | |
| v4.1 | 2018.1 | (Xilinx Answer 70699) | |
| v4.0 (Rev. 1) | 2017.4 | (Xilinx Answer 70386) | (Xilinx Answer 70530) |
| v4.0 | 2017.3 | (Xilinx Answer 69903) | (Xilinx Answer 70195) |
| v3.1 (Rev.1) | 2017.2 | (Xilinx Answer 69326) | (Xilinx Answer 69760) |
| v3.1 | 2017.1 | (Xilinx Answer 69055) | |
| v3.0 (Rev. 1) | 2016.4 | (Xilinx Answer 68369) | (Xilinx Answer 68810) |
| v3.0 | 2016.3 | (Xilinx Answer 68021) | |
| v2.0 (Rev. 1) | 2016.2 | (Xilinx Answer 67345) | |
| v2.0 | 2016.1 | (Xilinx Answer 66930) | |
| v1.0 | 2015.3 | (Xilinx Answer 65570) |
一般的なガイダンス
次の表に、MIPI D-PHY コアを使用する際の一般的なガイダンスを含むアンサーを示します。
| アンサー番号 | タイトル |
|---|---|
| (Xilinx Answer 73209) | MIPI D-PHY IP の Tskewcal (スキュー キャリブレーション タイミング パラメーター) の最小値 |
| (Xilinx Answer 72604) | MIPI_DPHY_DCI @ 2.5 Gb/s の SSN 解析データの場所 |
| (Xilinx Answer 71582) | MIPI D-PHY RX または MIPI CSI-2 RX でライン レートが高い場合にパケット破損がレポートされる |
| (Xilinx Answer 71205) | MIPI D-PHY TX を使用すると、DL*_TXREQUESTHS / CL_TXREQUESTHS を同時にアサート/ディアサートできるか |
| (Xilinx Answer 69530) | MIPI D-PHY RX ライン レート設定のマージンについて |
| (Xilinx Answer 67249) | 高速データ通信までの最大スタートアップ時間について |
既知の問題および修正された問題
次の表に、Vivado 2015.3 でリリースされた MIPI D-PHY コア v1.0 以降の既知の問題を示します。
注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。
問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
| アンサー番号 | タイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| (Xilinx Answer 73188) | FIXED モードの MIPI で IDELAYCTRL_RDY が使用されない | v4.1 (Rev 4) |
v4.1 (Rev 5) |
| (Xilinx Answer 71846) | ライン レートが 600 Mbps の MIPI D-PHY TX で、最初の HS 転送の後に出力信号の送信が止まってしまう | v4.1 (Rev 1) |
v4.1 (Rev 2) |
| (Xilinx Answer 69531) | system_rst_in に対して「ncelab: *dphy_ip/mipi_dphy.srcs/sources_1/ip/mipi_dphy_rx1/mipi_dphy_rx1_core.v,436|49): implicit wire has no fanin」という警告メッセージが表示される | v3.1 | v4.0 |
| (Xilinx Answer 70591) | MIPI D-PHY IP v4.0 の IDEALY タップ値をオンザフライで変更可能か (7 シリーズ デバイスをターゲットにした IP) | v4.0 | v4.1 |
| (Xilinx Answer 70581) | UltraScale+ デバイスをターゲットにすると MIPI RX IP で SoT/ECC/CRC エラーが発生する | v4.0 (Rev. 1) |
v4.1 |
| (Xilinx Answer 70196) | 7 シリーズ デバイスでは自動キャリブレーションと外部 IDELAYCTRL を使用する合成デザインで高速レーンが未接続のままになる | v4.0 | v4.0 (Rev. 1) |
| (Xilinx Answer 69671) | 7 シリーズ デバイスを使用して MIPI D-PHY TX をインプリメントすると、HS から LP への伝送中に出力にオーバーシュートが見られる | v3.1 (Rev. 1) |
v4.0 |
| (Xilinx Answer 69931) | MIPI D-PHY TX を使用すると、HS-PREPARE の長さが MIPI D-PHY 仕様の v1.1 に違反する | v3.1 (Rev. 1) |
v4.0 (Rev. 1) |
| (Xilinx Answer 69766) | 7 シリーズのデバイスで MIPI D-PHY TX を使用すると、レーン間の SoT 信号でスキューが発生する | v3.1 (Rev.1) | v4.0 (Rev. 1) |
| (Xilinx Answer 67365) | SoT パターンでレシーバー IP はどのように動作しますか。"BC" を送信すると "B8" を受信するエラーが発生するのはなぜですか。 | v2.0 | v3.0 |
| (Xilinx Answer 69274) | MIPI D-PHY Controller RX で ulpsactivenot が 1 クロック間しかアサートされないのはなぜですか。 | v3.1 | v4.1 |
| (Xilinx Answer 69057) | MIPI DPHY RX IP または MIPI CSI-2 RX サブシステムから SOTsynchs エラーが発生する | v3.0 (Rev.) |
v3.1 |
| (Xilinx Answer 68603) | スレーブ モード (サンプル デザインの共有ロジック) の D-PHY RX IP でマスター モード (コアの共有ロジック) の D-PHY RX IP とリソースを共有すると機能しない | v3.0 (Rev .1) |
v3.1 |
| (Xilinx Answer 68603) | 2016.4 にアップデートした後スレーブ IP が機能しない | v3.0 (Rev. 1) |
v3.1 |
| (Xilinx Answer 67296) | MIPI D-PHY IP におけるマルチレーン ユース ケースのサポートについて | v2.0 | v3.1 |
| (Xilinx Answer 67258) | 高速モードでの受信時に rxvalidhs の動作が変更される理由 | v1.01.0 | v2.0 |
| 改訂履歴 | |
|---|---|
| 2019/12/23 | 表: 既知の問題および修正された問題をアップデート(Xilinx Answer 73209) を追加 |
| 2019/11/13 | バージョン対照表に Viado 2019.2 までの IP バージョンを追加。 |
| 2019/07/30 | 一般的なガイダンスに (Xilinx Answer 72604) を追加し、バージョン対照表に および v4.1 (Rev. 4)を追加 |
| 2019/06/21 | ザイリンクス アンサー 66088 を削除 |
| 2019/05/13 | バージョン対照表に (Xilinx Answer 71846) を追加 |
| 2019/01/18 | 一般的なガイダンスに (Xilinx Answer 71582) を追加し、バージョン対照表に v4.1 (Rev. 1) および v4.1 (Rev. 2) を追加 |
| 2018/06/08 | (Xilinx Answer 71205) を追加 |
| 2018/05/25 | バージョン対照表に (Xilinx Answer 70530) を追加 |
| 2018/04/13 | (Xilinx Answer 69530) および (Xilinx Answer 69531) を追加 |
| 2018/04/04 | バージョン対照表に v4.1 を追加、(Xilinx Answer 70196)、(Xilinx Answer 70581)、および (Xilinx Answer 70591) を追加 |
| 2018/01/25 | (Xilinx Answer 69274) を追加 |
| 2018/01/18 | バージョン対照表に v4.0 (Rev. 1) を追加 |
| 2017/11/03 | (Xilinx Answer 69766)、(Xilinx Answer 69671)、(Xilinx Answer 69931)、および (Xilinx Answer 69760) を追加 |
| 2017/10/23 | バージョン対照表に v3.1 (Rev.1) および v4.0 を追加し、(Xilinx Answer 67365) を追加 |
| 2017/06/05 | (Xilinx Answer 69274) を追加 |
| 2017/04/05 | バージョン対照表に v3.1 を追加し、(Xilinx Answer 68810)、および (Xilinx Answer 69057) を追加 |
| 2017/02/07 | バージョン対照表に v2.0 (Rev.1)、v3.0 および v3.0 (Rev.1) を追加し、(Xilinx Answer 68603) を追加 |
| 2016/05/31 | (Xilinx Answer 67258)、(Xilinx Answer 67296)、および (Xilinx Answer 67249) を追加 |
| 2016/04/06 | バージョン対照表に v2.0 を追加 |
| 2015/12/07 | ザイリンクス アンサー 66088 を追加 |
| 2015/09/30 | 初版 |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 56852 | ザイリンクス マルチメディア、ビデオ、および画像ソリューション センター - 主な問題 | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 65242 | MIPI CSI-2 Receiver Subsystem - Vivado ツール 2015.3 バージョン以降のリリース ノートおよび既知の問題 | N/A | N/A |
| 67896 | MIPI CSI-2 Transmitter Subsystem - Vivado ツール 2016.3 バージョン以降のリリース ノート | N/A | N/A |
| AR# 54550 | |
|---|---|
| 日付 | 01/02/2020 |
| ステータス | アクティブ |
| 種類 | リリース ノート |
| デバイス | |
| IP | |