UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54550

LogiCORE IP MIPI D-PHY Controller - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題

説明

このアンサーでは、MIPI D-PHY Controller コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 改訂履歴

LogiCORE MIPI D-PHY Controller コア IP ページ:

https://japan.xilinx.com/products/intellectual-property/ef-di-mipi-csi-rx.html

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。

バージョン対照表

次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。

コアのバージョンVivado のバージョン IP パッチ
v4.02017.3
v3.1 (Rev. 1)2017.2(Xilinx Answer 69760)
v3.12017.1(Xilinx Answer 69273)
v3.0 (Rev. 1)2016.4(Xilinx Answer 68810)
v3.02016.3
v2.0 (Rev. 1)2016.2
v2.02016.1
v1.02015.3

一般的なガイダンス

次の表に、LogiCORE MIPI D-PHY Controller コアを使用する際の一般的なガイダンスを含むアンサーを示します。

アンサー番号タイトル
(Xilinx Answer 67249)高速データ通信までの最大スタートアップ時間について
(Xilinx Answer 66088)MIPI D-PHY v1.2 のサポートの予定について

既知の問題および修正された問題

次の表に、Vivado 2015.3 でリリースされた MIPI D-PHY Controller コア v1.0 以降の既知の問題を示します。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではその検証は実行されていません。

アンサー番号タイトル問題の発生したバージョン修正バージョン
(Xilinx Answer 69671)7 シリーズのデバイスを使用して MIPI D-PHY TX をインプリメントすると HS-->LP の送信中に出力信号がオーバーシュートするのはなぜですか。v3.1 (Rev. 1)v4.0
(Xilinx Answer 69931)MIPI D-PHY TX を使用すると、HS-PREPARE の長さが MIPI D-PHY 仕様バージョン 1.1 に違反するv3.1 (Rev. 1)なし
(Xilinx Answer 69766)7 シリーズのデバイスで MIPI D-PHY TX を使用すると、レーン間の SoT 信号でスキューが発生するv3.1 (Rev. 1)なし
(Xilinx Answer 67365)SoT パターンでレシーバー IP はどのように動作しますか。"BC" を送信すると "B8" を受信するエラーが発生するのはなぜですか。v2.0v3.0
(Xilinx Answer 69274)MIPI D-PHY Controller RX で ulpsactivenot が 1 クロック間しかアサートされないv3.1なし
(Xilinx Answer 69057)MIPI DPHY RX IP または MIPI CSI-2 RX サブシステムから SOTsynchs エラーが発生するv3.0 (Rev. )v3.1
(Xilinx Answer 68603)スレーブ モード (サンプル デザインの共有ロジック) の D-PHY RX IP で マスター モード (コアの共有ロジック) の D-PHY RX IP とリソースを共有すると機能しないv3.0 (Rev. 1)v3.1
(Xilinx Answer 68603)2016.4 にアップデートした後スレーブ IP が機能しない v3.0 (Rev. 1)3.0 (Rev. 1)なし
(Xilinx Answer 67296)MIPI D-PHY IP におけるマルチレーン ユース ケースのサポートについて v2.0なし
(Xilinx Answer 67258)高速モードでの受信時に rxvalidhs の動作が変更される理由v1.01.0v2.0

改訂履歴

11/03/2017(Xilinx Answer 69766) (Xilinx Answer 69671) (Xilinx Answer 69931) and (Xilinx Answer 69760) を追加
10/23/2017バージョン比較表に v3.1 (Rev.1) およびv4.0 を追加し、(Xilinx Answer 67365) を追加
2017/06/05(Xilinx Answer 69274) を追加
2017/04/05バージョン対照表に v3.1 を追加し、(Xilinx Answer 68803)(Xilinx Answer 68810)、および (Xilinx Answer 69057) を追加
2017/02/07バージョン対照表に v2.0 (Rev.1)、v3.0、v3.0 (Rev.1) を追加し、(Xilinx Answer 68603) を追加
2016/05/31(Xilinx Answer 67258)(Xilinx Answer 67296)、および (Xilinx Answer 67249) を追加
2016/04/06バージョン対照表に v2.0 を追加
2015/12/07(Xilinx Answer 66088) を追加
2015/09/30初版

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
56852 ザイリンクス マルチメディア、ビデオ、および画像ソリューション センター - 主な問題 N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
66088 LogiCORE IP MIPI D-PHY Controller - MIPI D-Phy v1.2 のサポートの予定について N/A N/A
67296 LogiCORE IP MIPI D-PHY Controller v2.0 - MIPI D-PHY IP でのマルチレーンのサポート N/A N/A
67249 LogiCORE IP MIPI D-PHY Controller - What is the maximum value of start-up time before High-speed data transfer? N/A N/A
67258 LogiCORE IP MIPI D-PHY Controller v2.0 - 高速モードでの受信時に rxvalidhs の動作が変更される理由 N/A N/A
68603 LogiCORE IP MIPI D-PHY Controller v3.0 (Rev. 1) – スレーブ モード (サンプル デザインの共有ロジック) の D-PHY RX IP が マスター モード (コアの共有ロジック) の D-PHY RX IP とリソースを共有すると機能しない N/A N/A
69057 LogiCORE IP MIPI D-PHY Controller v3.0 (Rev. 1) - MIPI DPHY RX IP または MIPI CSI-2 Rx Subsystem から SOTsynchs エラーが生成されるのはなぜか N/A N/A
69173 2017.1 LogiCORE IP MIPI CSI-2 Transmitter Subsystem v1.0 (Rev. 2) - LogiCORE IP MIPI CSI-2 Transmitter Subsystem v1.0 (Rev. 2) のパッチ アップデート N/A N/A
69250 LogiCORE IP MIPI CSI-2 Transmitter Subsystem v1.0 (Rev. 2) - 一部のライン レートの設定について MIPI トランスミッターのクロック/データが中央揃えの関係にならない N/A N/A
67365 LogiCORE IP MIPI D-PHY Controller v2.0 - SoT パターンのレシーバー IP の予期動作と、BC を送信し、B8 を受信するとエラーがない理由 N/A N/A
69931 LogiCORE IP MIPI D-PHY Controller v3.1 (Rev. 1) - MIPI D-PHY TX を使用すると、HS-PREPARE の長さが MIPI D-PHY仕様の v1.1 に違反する N/A N/A
69766 LogiCORE IP MIPI D-PHY Controller v3.1 (Rev. 1) - 7 シリーズ デバイスをターゲットにし MIPI D-PHY TX を使用すると、レーン間の SoT 信号にスキューが見られる N/A N/A
69671 LogiCORE IP MIPI D-PHY Controller v3.1 (Rev. 1) - 7 シリーズ デバイスを使用して MIPI D-PHY TX をインプリメントすると、HS から LP への伝送中に出力にオーバーシュートが見られる N/A N/A
69760 2017.2 LogiCORE IP MIPI D-PHY Controller v3.1 (Rev. 1) - Patch Updates for the MIPI D-PHY Controller LogiCORE IP v3.1 (Rev. 1) N/A N/A

関連アンサー レコード

AR# 54550
日付 11/03/2017
ステータス アクティブ
種類 リリース ノート
デバイス
  • Zynq UltraScale+ MPSoC
  • Kintex UltraScale+
  • Virtex UltraScale+
IP
  • MIPI D-PHY Controller
このページをブックマークに追加