AR# 54606

Vivado の Vivado Logic Debug コアのリリース ノートおよび既知の問題

説明

このアンサーでは、Vivado Logic Debug コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。

  • 一般情報
  • 既知の問題および修正された問題
  • 改訂履歴

このリリース ノートおよび既知の問題は、Vivado 2013.1 およびそれ以降のツール バージョンで生成されたコアを対象としています。

Vivado Logic Debug コアの資料およびビデオ :

LogiCORE Integrated Logic Analyzer (ILA) コア IP ページ :

http://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/ila.html

ソリューション

一般情報

サポートされるデバイスは、次の 3 つの場所から確認できます。

各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。

既知の問題および修正された問題

次の表に、Vivado 2013.1 でリリースされた Vivado Logic Debug および Vivado VIO の既知の問題を示します。

注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー タイトル 問題の発生した
バージョン
修正
バージョン
(Xilinx Answer 62634) 2014.3 - IBERT - Vivado Hardware Manager の等高線が生成されない 2014.3
(Xilinx Answer 62636) 2014.3 - IBERT - 2D eyescan java.lang.NegativeArraySizeException
2014.3
(Xilinx Answer 62049) 2014.2 - Vivado ロジック デバッグ - 「ERROR: [Place 30-188] UnBuffered IOs」というエラー メッセージが表示される 2014.2 2014.3
(Xilinx Answer 61900) 2014.2 - Vivado ロジック デバッグ - 合成済みデザインからデバッグ コアを削除してもすべての XDC 制約が削除されない 2014.2 なし
(Xilinx Answer 60856) 2014.2 - Vivado インプリメンテーション - 「ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed.」というエラー メッセージが表示される 2014.2 なし
(Xilinx Answer 60631) 2014.1 - ロジック デバッグ - [Window data depth] = 1、[Number of windows] > 1 に設定すると、ILA のトリガーでエラーが発生する 2014.1 2014.2
(Xilinx Answer 60086) 2014.1 - ハードウェア ツール - 「ERROR: [Chipscope 16-215] This design contains the following cells that cannot be upgraded by the Vivado debug core inserter system: xxxxx」というエラー メッセージが表示される 2014.1 2014.2
(Xilinx Answer 60049) 2014.1 - ISE からインポートされた ChipScope デザインで「[Timing 38-249]」という Vivado クリティカル警告メッセージが表示される 2014.1 なし
(Xilinx Answer 59457) 2013.4 - デバッグ コア ハブから反応がない 2013.4 2014.1
(Xilinx Answer 58565) 2013.4 - 7 シリーズ Chipscope - Vivado で CORE Generator Chipscope コアを開くとタイミング エラーが発生する 2013.4 なし
(Xilinx Answer 59280) 2013.4 - Logic Debug - ILA のネットリストを作成できない 2013.4 2014.1
(Xilinx Answer 58104) 2013.x - Vivado ハードウェア ツール - ハードウェア セッションの依存性 2013.4 2014.1
(Xilinx Answer 58349) 2013.3 - ILA - デバッグ IP を生成できない 2013.3 2013.4
(Xilinx Answer 58103) 2013.3 - Vivado ハードウェア ツール - クロック選択の改善 2013.3 2014.2
(Xilinx Answer 57665) 2013.3 - Vivado IP_ILA、クロス トリガー - 外部 TRIG IN を受信すると、ILA が TRIG OUT を生成する 2013.3 2014.1
(Xilinx Answer 57648) 2013.3 - Vivado IP_ILA - トリガーの位置が 0 の場合、ILA コアが不正なデータをキャプチャする 2013.3 2013.4
(Xilinx Answer 57682) 2013.3 - Vivado IP - ILA - プローブ数を 1024 にし、[Enable Capture Control] オプションをオンにすると [ILA Probe_Ports(0....7)] タブが赤くなる 2013.3 2013.4
(Xilinx Answer 56431) Vivado ロジック デバッグ - 言語が VHDL の場合、mark_debug 属性が ILA および VIO に適用されない 2013.2 2013.3
(Xilinx Answer 56430) Vivado ロジック デバッグ - ILA の GUI でデバイスで使用可能なブロック RAM の使用量を超えるサンプル深さが指定できてしまう 2013.2 2013.3
(Xilinx Answer 56429) 2013.3 - Vivado ロジック デバッグ - HDL でデバッグ コア (ILA/VIO) に接続されているスタティック ネットが保持されない 2013.2 2014.1
(Xilinx Answer 56428) Vivado ロジック デバッグ - ZIP ファイルを開いたときに ILA 波形のタイムスタンプが不正 2013.2 2013.3
(Xilinx Answer 56427) Vivado ロジック デバッグ - 2013.1 - create_debug_port のヘルプ情報が古く、間違っている 2013.2 2013.3
(Xilinx Answer 56426) Vivado Logic Debug - IP を新しいプロジェクトにインポートするとプロパティがスワップされる 2013.2 2013.3
(Xilinx Answer 56425) Vivado Logic Debug - ILA 2.1 および VIO 2.0 コアが Synplify によって最適化で削除される 2013.2 2013.3
(Xilinx Answer 53960) 14.x EDK、ChipScope - Zynq でのクロス トリガーについて 2013.1 なし
(Xilinx Answer 54592) 2013.1 CSE サーバー - UNC パスだと vcse_server を実行できない 2013.1 なし
(Xilinx Answer 54817) ILA 2.0 - 2012.x からのデバッグ IP が 2013.1 では表示されない 2012.4 2013.1
(Xilinx Answer 54406) Vivado ロジック デバッグ - データ対データ プロッター 2012.4 なし
(Xilinx Answer 52939) Vivado ラボ ツール - 「ERROR: [Labtools 27-147] and ERROR: [Labtools 27-146]」というエラー メッセージが表示される 2012.4 2013.1



AR# 54606
日付 04/06/2016
ステータス アクティブ
種類 リリース ノート
ツール
IP