このアンサーは、 10-Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) コアのリリース ノートで、次の情報が記載されています。
このリリース ノートおよび既知の問題は、Vivado 2013.1 以降のツール バージョンで生成されたコアを対象としています。
過去の既知の問題および ISE のサポート情報は、『IP リリース ノート ガイド』 (XTP025)を参照してください。
10-Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) LogiCORE IP ページ:
https://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/10gbase-r.html
https://japan.xilinx.com/content/xilinx/ja/products/intellectual-property/ef-di-10gbase-kr.html
一般情報
サポートされるデバイスは、次の 3 つの場所から確認できます。
各バージョンにおける新機能と追加されたデバイス サポートのリストは、Vivado デザイン ツールに含まれるコアの変更ログ ファイルを参照してください。
バージョン対照表
次の表に、コアの各バージョンに対して、それが最初に含まれた Vivado デザイン ツールのバージョンを示します。
| コア バージョン | Vivado ツール バージョン |
| v6.0 (Rev. 11) | 2017.4 |
| v6.0 (Rev. 10) | 2017.3 |
| v6.0 (Rev. 9) | 2017.2 |
| v6.0 (Rev. 8) | 2017.1 |
| v6.0 (Rev. 7) | 2016.4 |
| v6.0 (Rev. 6) | 2016.3 |
| v6.0 (Rev. 5) | 2016.2 |
| v6.0 (Rev. 4) | 2016.1 |
| v6.0 (Rev. 3) | 2015.4 |
| v6.0 (Rev. 2) | 2015.3 |
| v6.0 (Rev. 1) | 2015.2 |
| v6.0 | 2015.1 |
| v5.0 (Rev. 2) | 2014.4.1 |
| v5.0 (Rev. 1) | 2014.4 |
| v5.0 | 2014.3 |
| v4.1 (Rev. 1) | 2014.2 |
| v4.1 (Rev. 1) | 2014.1 |
| v4.1 | 2013.4 |
| v4.0 | 2013.3 |
| v3.0 (Rev. 2) | (Xilinx Answer 58656) |
| v3.0 (Rev. 1) | 2013.2 |
| v3.0 | 2013.1 |
| v2.6 | 2012.4 |
| v2.5 | 2012.3 |
| v2.4 | 2012.2 |
| v2.3 | 2012.1 |
一般的なガイダンス
次の表に、LogiCORE 10-Gigabit Ethernet PCS/PMA コアを使用する際の一般的なガイダンスを含むアンサーを示します。
| アンサー | タイトル |
|---|---|
| (Xilinx Answer 38279) | イーサネット IP ソリューション センター |
| (Xilinx Answer 55077) | Ethernet IP コア - Vivado のデザイン階層 |
既知の問題および修正された問題
次の表に、Vivado 2013.1 でリリースされた v3.0 以降の 10-Gigabit Ethernet PCS/PMA コアの既知の問題を示します。
注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。
問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
| アンサー | タイトル | 適用バージョン バージョン | 適用バージョン バージョン |
|---|---|---|---|
| なし | インプリメンテーションの問題を回避するため、7 シリーズのダウンストリーム ロジックに BUFH を使用する必要がある場合のため、RXRECCLK_OUT の BUFH を削除 | v6.0 (rev .8) | v6.0 (rev .9) |
| なし | コーナーケースの修正 (ブロック ロックの問題) - 入力ケーブルが取り外されている場合でも、ブロック ロックが High になっている問題 | v6.0 (Rev 8) | v6.0 (Rev. 9) |
| (Xilinx Answer 63704) | UltraScale GTH/GTY - 非同期ギアボックス モードを使用しているときに内部 PRBS パターン ジェネレーターを使用するよう切り替える方法 | NA | NA |
| (Xilinx Answer 64103) | UltraScale - GT 要件を満たすため GT PROGDIVRESET ロジックをアップデート | v6.0 (Rev. 1) | v6.0 (Rev. 2) |
| (Xilinx Answer 66139) | - 10GBASE-KR - UltraScale - TXOUTCLK 周波数は通常動作と AN/LT で異なり、また複数のコア間で共有されるべきではない | NA | NA |
| (Xilinx Answer 64123) | UltraScale GTH - 10GBASEKR - オート ネゴシエーション/リンク トレーニングが終了するのに時間がかかりすぎる | v5.0 | AR 参照 |
| (Xilinx Answer 63961) | UltraScale GTH - 10GBASEKR - オート ネゴシエーションを使用する場合、属性をアップデートする必要あり | v5.0 | v6.0 |
| (Xilinx Answer 59911) | RX シリアル データが失われると GTRXRESET が必要 | v4.1 | v4.1 (Rev. 1) |
| (Xilinx Answer 59910) | MDIO トランザクション中に PMA または PCS リセットが発生すると操作が実行されないことがある | v4.1 | v4.1 (Rev. 1) |
| (Xilinx Answer 59904) | 10GBASE-KR - Verilog - オート ネゴシエーション - コンフィギュレーション ベクター - リンク トレーニングが自動的に開始しない | v4.1 | v4.1 (Rev. 1) |
| (Xilinx Answer 58069) | コンフィギュレーション ベクター - サンプル デザインで 125us タイマーが正しく初期化されない | v2.6 | v4.1 |
| (Xilinx Answer 57987) | 10GBASE-KR サポート | NA | NA |
| (Xilinx Answer 58660) | 10GBASE-KR でブロックのロックが High にならないことがあるためシンクロナイザーをアップデートする必要がある | v3.0 | v3.0 (Rev 2) |
| (Xilinx Answer 58412) | RXRESETTIME トランシーバーの CDR ロック時間値をアップデートする必要がある | v3.0 | v3.0 (Rev 2) |
| (Xilinx Answer 58659) | OOC (Out-of-Context) XDC ファイルに含まれる dclk の周期制約のアップデート | v3.0 (Rev. 1) | v3.0 (Rev 2) |
| (Xilinx Answer 57847) | エラスティック バッファーでアンダーフローを避けることができなくなり、レイテンシが増加する可能性がある | v2.6 | v4.0 |
| (Xilinx Answer 56332) | Virtex-7 GTH - プロダクション シリコンの QPLL 属性のアップデート | v3.0 | v4.0 |
| (Xilinx Answer 55676) | 7 シリーズ - PRBS31 - GTX トランシーバー PRBS31 エラー カウンターへの DRP アクセスで MDIO インターフェイスに問題が発生することがある | v3.0 | v3.0 (Rev. 1) |
| (Xilinx Answer 55728) | 7 シリーズ - PRBS31 - GTH トランシーバー PRBS31 エラー カウンターへの DRP アクセスは使用不可 | v3.0 | v3.0 (Rev. 1) |
| (Xilinx Answer 55235) | 10GBASE-KR - FEC なしのオート ネゴシエーション - タイミングがわずかに満たされない | v3.0 | v3.0 (Rev. 1) |
| (Xilinx Answer 52531) | 7 シリーズ - トランシーバーを出入りするパスでタイミング エラーが発生することがある | v2.5 | v3.0 (Rev. 1) |
| (Xilinx Answer 53443) | 7 シリーズ - SFP の TX_FAULT および Signal_Detect 入力は RX と TX の両方のリセット ロジックに接続する必要はない | v2.6 | v3.0 |
| (Xilinx Answer 52611) | 7 シリーズ - GTH トランシーバー - GES シリコンをターゲットにする場合の RXCDR 属性のアップデート | v2.6 | v3.0 |
改訂履歴
| 2013/04/03 | 初版 |
| 12/09/2013 | アンサー 58656、58659、および 58660 を追加 |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 47698 | LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) - バージョン 2.x のリリース ノートおよび既知の問題 | N/A | N/A |
| 57358 | AXI 10G Ethernet Subsystem - Vivado 2013.3 およびそれ以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| AR# 54669 | |
|---|---|
| 日付 | 01/23/2018 |
| ステータス | アクティブ |
| 種類 | リリース ノート |
| ツール | |
| IP | |