UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55134

MIG 7 Series - すべてのインターフェイスで pll_locked はリセット構造に接続されているが mmcm_locked は接続されていない

説明

問題の発生したバージョン : v1.5
修正バージョン : (ザイリンクス アンサー 45195) および (ザイリンクス アンサー 54025)

すべての MIG 7 Series インターフェイスで位相ロック ループ (PLL) が 1 つ使用され、その LOCKED 信号はリセット構造に接続されています。

MIG 7 series v1.5 から MMCM が 1 つ追加されていますが ((ザイリンクス アンサー 47043) を参照)、LOCKED 信号がリセット構造に接続されていません。

ソリューション

これにより MIG デザイン内でエラーが発生することはないはずですが、infrastructure.v で次の変更を加えると問題を修正できます。

変更前 :

assign rst_tmp_phaser_ref = sys_rst_act_hi | ~pll_locked_i | ~iodelay_ctrl_rdy;


変更後 :

assign rst_tmp_phaser_ref = sys_rst_act_hi | ~mmcm_locked | ~iodelay_ctrl_rdy;


改訂履歴
2013/04/03 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 55134
日付 08/18/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加