UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55146

MIG 7 Series RLDRAM II - Vivado インプリメンテーションでネット遅延が大きいためにタイミング エラーが発生する

説明

問題の発生したバージョン : v1.9
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series RLDRAM II デザインをインプリメントすると、次のようなタイミング違反が発生することがあります。

Slack (VIOLATED) :        -0.410ns
  Source:                 u_mig_7series_v1_9_a_0/u_rld_memc_ui_top_std/u_rld_phy_top/u_qdr_rld_mc_phy/qdr_rld_phy_4lanes_0.u_qdr_rld_phy_4lanes/qdr_rld_byte_lane_A.qdr_rld_byte_lane_A/out_fifo_inst.out_fifo/WRCLK
                            (rising edge-triggered cell OUT_FIFO clocked by clk_pll_i  {rise@0.000ns fall@2.222ns period=4.444ns})
  Destination:            u_mig_7series_v1_9_a_0/u_rld_memc_ui_top_std/u_rld_phy_top/u_qdr_rld_mc_phy/qdr_rld_phy_4lanes_0.u_qdr_rld_phy_4lanes/qdr_rld_byte_lane_A.qdr_rld_byte_lane_A/GEN_PRE_FIFO.u_qdr_rld_pre_fifo/my_empty_reg[3]_rep__13_rep__0_rep__0_rep/D
                            (rising edge-triggered cell FDSE clocked by clk_pll_i  {rise@0.000ns fall@2.222ns period=4.444ns})
  Path Group:             clk_pll_i
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.444ns
  Data Path Delay:        4.542ns  (logic 0.359ns (7.903%)  route 4.183ns (92.097%))
  Logic Levels:           1  (LUT5=1)
  Clock Path Skew:        -0.262ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    2.973ns = ( 7.417 - 4.444 ) 
    Source Clock Delay      (SCD):    3.300ns
    Clock Pessimism Removal (CPR):    0.065ns
  Clock Uncertainty:      0.050ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.070ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
u_mig_7series_v1_9_a_0/u_rld_memc_ui_top_std/u_rld_phy_top/u_qdr_rld_mc_phy/qdr_rld_phy_4lanes_0.u_qdr_rld_phy_4lanes/qdr_rld_byte_lane_A.qdr_rld_byte_lane_A/out_fifo_inst.out_fifo/FULL
                         net (fo=1757, routed)        4.183     7.875    u_mig_7series_v1_9_a_0/u_rld_memc_ui_top_std/u_rld_phy_top/u_qdr_rld_mc_phy/qdr_rld_phy_4lanes_0.u_qdr_rld_phy_4lanes/qdr_rld_byte_lane_A.qdr_rld_byte_lane_A/GEN_PRE_FIFO.u_qdr_rld_pre_fifo/I1
    SLICE_X50Y111      

ソリューション

このタイミング違反は、遅延パス上のファンアウトが大きいために発生します。

サポートが必要な場合は、ウェブケースを開いてザイリンクス テクニカル サポートにご連絡ください。

改訂履歴
2013/04/03 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 55146
日付 01/26/2015
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加