AR# 55297

|

Soft Error Mitigation (SEM) v3.5 - Artix-7 および Zynq-7000 デバイスで 100MHz ICAP クロックを使用するとセットアップ違反が発生する

説明

Artix または Zynq デバイスをターゲットとし、100MHz ICAP クロックを使用する SEM IP をインプリメントすると、コントローラーの RAMB18E1 とサンプル デザイン MON shim のレジスタの間でセットアップ タイム違反が発生することがあります。

ソリューション

  1. タイミング レポートでタイミングが満たされていないパスを特定します。
  2. このパスを 9.75ns に過剰に制約する制約を追加します。
  3. デザインを再インプリメントします。
  4. タイミング レポートでデザインが 100MHz パフォーマンスのタイミングを満たしているかどうかを確認します。


ソース :               example_controller/U0/wrapper_wrapper/genx7.wrapper_controller/controller_instrom/fw1/fw1_1024x18 (RAM)

デスティネーション :       example_mon/example_mon_fifo_tx/augend_3 (FF)

INST "example_controller/U0/wrapper_wrapper/genx7.wrapper_controller/controller_instrom/fw1/fw1_1024x18" TPSYNC = RAM_SRC ;

TIMESPEC "TS_MAXDELAY" = FROM "RAM_SRC" TO FFS(*) 9750 ps ;

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44541 Soft Error Mitigation Controller - v1.1 から v3.4 までのリリース ノートおよび既知の問題 N/A N/A
AR# 55297
日付 04/05/2013
ステータス アクティブ
種類 一般
デバイス
ツール
IP
People Also Viewed