問題の発生したバージョン : MIG 7 Series v1.9
修正されたバージョン : (ザイリンクス アンサー 54025) を参照してください。
MIG 7 Series DDR3/DDR2 デザインでは、リード レベリング キャリブレーションの後に PRBS リード レベリング キャリブレーションが実行され、読み出しキャプチャ クロックの中央揃えが調整されます。MIG 7 Series v1.9 RTL では、コードのある行が不正にコメントアウトされており、PRBS リード レベリング キャリブレーション段階 (Phaser_IN ブロックへのインクリメントおよびデクリメント) の結果が適用されず、実行されなかったのと同じ結果になります。キャリブレーションでエラーは発生しませんが、PRBS リード レベリング キャリブレーションでの調整は適用されません。このため、キャリブレーション後に読み出しデータ エラーが発生する可能性があります。MIG 7 Series v1.9 の RTL を手動で変更する必要があります。
この問題は、MIG 7 Series v2.0 で修正されています。MIG 7 Series v1.9 でのみこの変更が必要です。
この問題を回避するには、次の手順に従います。
Standard MIG 7 Series Coregen IP :
Vivado 使用に際する注記 : [Open IP Example Design] 機能を使用して MIG のサンプル デザインを用いる Vivado プロジェクトを生成すると、MIG の RTL がローカル プロジェクト ディレクトリからではなく Vivado ツール ツリーからコピーされます。ローカル プロジェクトの mig_7series_v1_9_ddr_phy_prbs_rdlvl.v ファイルがアップデートされた場合、サンプル デザインの Vivado プロジェクトにはその変更が反映されません。その際はサンプル デザインの Vivado プロジェクトで手動でアップデートを加える必要があります。
EDK MIG 7 Series IP :
Standard MIG 7 Series Coregen IP のフローを使用してローカルの MIG デザインで RTL をアップデートできます。ただし、サンプル デザインが開いている場合は、変更が反映されません。Standard MIG 7 Series Coregen IP セクションに記載されているアップデートは、次のいずれかに対して実行できます。
AXI MIG 7 Series IP を使用している場合、要求されるアップデートの場所 (axi_7series_ddrx_v1_08_a) は次のとおりです。
Vivado ツリー : C:\Xilinx\Vivado\2013.1\ids_lite\EDK\hw\XilinxProcessorIPLib\pcores\axi_7series_ddrx_v1_08_a\hdl\verilog\mig_7series_v1_9_ddr_phy_prbs_rdlvl.v
改訂履歴
2013/05/03 - EDK MIG 7 Series IP セクションを追加
2013/04/15 - 初版
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
45195 | MIG 7 Series - すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題 | N/A | N/A |
54025 | MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
55891 | Kintex-7 FPGA エンベデッド キット - MIG 7 Series v1.9 DDR3/DDR2 PRBS キャリブレーション結果が適用されない | N/A | N/A |
AR# 55531 | |
---|---|
日付 | 07/03/2013 |
ステータス | アクティブ |
種類 | デザイン アドバイザリ |
デバイス | |
ツール | |
IP |