AR# 56990

AXI Memory Mapped to PCI Express v1.08a - C_S_AXI_ID_WIDTH が 13 以上に設定された AXI_SLAVE_READ モジュールで合成エラーが発生する

説明

問題の発生したバージョン : v1.08.a 
修正バージョンおよび v1.08.a のその他の既知の問題 : (ザイリンクス アンサー 44969) を参照

AXI Memory Mapped to PCI Express コアで C_S_AXI_ID_WIDTH を 13 以上に設定すると、次のようなエラー メッセージが表示されます。

ERROR:HDLCompiler:1318 - "D:/Xilinx/14.6/ISE_DS/EDK/hw/XilinxProcessorIPLib/pcores/axi_pcie_v1_08_a/hdl/vhdl/axi_slave_read.vhd" Line 570: Left bound value <14> of slice is out of range [12:0] of array <zeros>

ソリューション

RTL が 12:0 ビット幅の定数でハード コードされています。 

この問題を修正するには、次の手順に従います。

1)    PCIe コアを右クリックして [Make this IP core local] をクリックし、コアをローカルにします。
2)    <your design> ディレクトリ → pcores → axi_pcie_v1_08_a → hdl → vhdl フォルダーに移動し、axi_slave_read.vhd を開きます。
3)    「constant ZEROS」という文字列を検索します。その行を次のように変更します。

   constant ZEROS       : std_logic_vector(12 downto 0) := "0000000000000";

これを次のように変更します。

   constant ZEROS       : std_logic_vector(13 downto 0) := "00000000000000";


これによりベクターが 1 ビット (または C_S_AXI_ID_WIDTH パラメーターで指定されたビット数) 拡張されます。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴
2013/08/26 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 56990
日付 11/24/2014
ステータス アクティブ
種類 一般
IP