UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57148

MIG 7 Series QDRII+ - init_rd_cmd_d_reg[0] でのラッチの推論

説明

問題の発生したバージョン : v2.0
修正バージョン : (ザイリンクス アンサー 54025) を参照

All MIG QDRII+ 7 Series v2.0 デザインで phy_write_init_sm.v 内の init_rd_cmd_d_reg[0] 信号のラッチが推論されます。

ソリューション

このパスのタイミングには十分なマージンがあるはずなので、ハードウェアには影響しませんが、添付の latch_timing_force_check.tcl スクリプトを実行すると、タイミングが問題であるかどうかが確認できます。問題である場合は、添付のパッチ (AR57148.zip) を提供してラッチが推論される問題を回避してください。

注記 : Vivado にパッチを適用する方法については、パッチの ZIP ファイルにある readme.txt に記載されています。

改訂履歴
2013/08/16 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
latch_timing_force_check.tcl 333 Bytes TCL
AR57148.zip 17 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 57148
日付 09/27/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加