AR# 57221

MIG 7 Series DDR3 RDIMM - RC3/4/5 の設定が DRAM ロードが 8 以上場合に不適切

説明

問題の発生したバージョン : v2.0
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series DDR3 RDIMM デザインで、RC3/4/5 の設定が DRAM ロードが 8 以上の場合に不適切なため、ZQ キャリブレーションでエラーが発生し、ライト レベリングに入りらないことがあります。

ソリューション

デフォルトでは、RC3/4/5 は次に示すように「Light Drive (4 or 5 DRAM Loads)」に設定されます。

  // RC3 timing control word. Setting the data to 0000   
  localparam REG_RC3 = 8'b00000011; 
  // RC4 timing control work. Setting the data to 0000    localparam REG_RC4 = 8'b00000100;

  // RC5 timing control work. Setting the data to 0000 
  localparam REG_RC5 = 8'b00000101;   

これは RDIMM の 4 または 5 ロードでは正しい設定ですが、ロードが 8 以上のシングル ランクおよびデュアル ランク DIMM では駆動能力を増加する必要があります。

この問題を回避するには、mig_7series_v2_0_ddr_phy_init.v で次の変更を加えます。

  // RC3 timing control word. Setting the data to 0000   
  localparam REG_RC3 = 8'b00010011;

  // RC4 timing control work. Setting the data to 0000    localparam REG_RC4 = 8'b00010100;

  // RC5 timing control work. Setting the data to 0000    localparam REG_RC5 = 8'b00010101;   

改訂履歴
2013/08/28 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 57221
日付 11/18/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP