UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57409

Virtex-7 SSIT デバイスの ICAP アクセス制限

説明

7 シリーズ SSI FPGA がマスター SPI x2 または x4 コンフィギュレーション モードの場合、マスターおよびスレーブ SLR ICAPE2 サイトが機能しません。

MODE ピンを SPI モードに設定し、BITSTREAM.CONFIG.SPI_BUSWIDTH を 2 (デュアル) または 4 (クワッド) に設定すると、FPGA がマスター SPI x2 または SPI x4 モードになります。

ソリューション

対象デバイス :  7 シリーズ SSI FPGA
 
  • XC7V2000T
  • XC7VX1140T
  • XC7VH580T
  • XC7VH870T

影響のあるデザイン :

ICAPE2 プリミティブが機能しません。
ICAPE2 を使用するサンプル アプリケーション :
  • SEM IP
  • パーシャル リコンフィギュレーション
  • PCIe の Tandem コンフィギュレーション
  • デザインで開始されるマルチブート

回避策 :
  • SPI を x1 モードで使用します。
  • マスター BPI モードなど、SPI モード以外コンフィギュレーション ソリューションを使用します。
AR# 57409
日付 08/06/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-7
ツール
  • Vivado Design Suite - 2013.2
このページをブックマークに追加