AR# 57570

LogiCORE IP Discrete Fourier Transform (DFT) v4.0 (Rev. 2) - 2013.3 で Cadence 社 IES を使用して DFT v4.0 IP コアのビヘイビアー シミュレーションを実行すると、一部の出力が C モデル出力と一致しない

説明

2013.3 ツールで Cadence 社 IES を使用して DFT v4.0 (Rev. 2) IP コアのビヘイビアー シミュレーションを実行すると、一部の出力が C モデル出力と一致しません。一致しない場合には、IP コア出力の LSB が 1 LSB ずれます。これは、Cadence 社 IES シミュレータ ライブラリでの丸め動作が異なるためです。

ソリューション

これは Discrete Fourier Transform v4.0 の既知の問題です。

回避策の一つとして、合成後またはインプリメンテーション後のネットリストを使ってシミュレーションすることができます。詳細は、Vivado 資料を参照してください。

または、Vivado シミュレータなどの別のシミュレータを使って IP のビヘイビアー シミュレーションを実行することもできます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54475 LogiCORE IP Discrete Fourier Transform (DFT) - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 57570
日付 11/19/2013
ステータス アクティブ
種類 一般
ツール
IP