UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57662

MIG 7 Series AXI、ECC イネーブル、4:1 - dbg_rddata_r の幅が dbg_rddata の半分となる

説明

問題の発生したバージョン : v2.0
修正バージョン : (ザイリンクス アンサー 54025) を参照

MIG 7 Series AXI、ECC イネーブル、およびクロック比が 4:1 のデザインでは、dbg_rddata_r の幅が dbg_rddata の半分にしかなりません。したがって、ECC エラーが発生すると、保存されたデータの半分が失われます。

ソリューション

この問題を修正するには、mig_7series_2_0_memc_ui_top_axi.v で RTL を次のように変更します。

変更前 :

Line 960: reg [4*DQ_WIDTH-1:0]         dbg_rddata_r;

変更後 :

Line 960:     reg [2*nCK_PER_CLK*DQ_WIDTH-1:0]         dbg_rddata_r;

改訂履歴
2013/09/26 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 57662
日付 09/27/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加