UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 57789

Vivado 2013.2/ISE 14.6、Block Memory Generator v7.3 - Memory Generator v7.3 およびそれ以前のバージョンで深さが 32k を超えるものに対しカスケード モードを使用するシンプル デュアル ポート コンフィギュレーションに対し、初期化値が間違っている

説明

COE ファイルを使用して Block Memory Generator v7.3 に読み込まれた値が正しく読み出されていません。

バス幅が 16 ビットのメモリ ジェネレーターに COE を読み込むと、COE は正しく読み出されます。幅が 16 を超えるメモリ ジェネレーターに書き込みを実行すると、値が間違って読み出されます。

ソリューション

これは Block Memory Generator v7.3 およびそれ以前のバージョンで COE ファイルを使用してコアを初期化するときの既知の問題です。この問題は深さが 32k 未満で、書き込み幅が 17、25 といった場合のコンフィギュレーションに対し発生し、生成されたコンフィギュレーションのブロック RAM のカスケード機能を使用することになります (8 または 9 で割ったときの余りビットなど)。

この問題は ISE 14.6 と Vivado 2013.2 の両方のデザイン ツールで再生できます。

アルゴリズムを [Fixed Primitive] に、プリミティブ タイプを 16kx1 以外の値に変更すると問題を回避できます。

AR# 57789
日付 10/10/2013
ステータス アクティブ
種類 一般
IP
  • Block Memory Generator
このページをブックマークに追加