AR# 58082

Virtex-7 FPGA VC709 コネクティビティ キット - TRD リリース ノート

説明

Virtex-7 FPGA VC709 コネクティビティ キットに含まれる TRD は x8 Gen3 エンドポイント デザインで、 Northwest Logic のスキャッター ギャザー DMA が含まれています。デュアル DDRS コントローラーはそれぞれ 1866Mbps で動作し、10GBASE-R 物理層に 4 つの 10 ギガビット イーサネット MAC があります。

このデザインは次のモードで動作します。

  • パフォーマンス モード (GEN/CHK)
  • パフォーマンス モード (Raw Ethernet)
  • アプリケーション モード

また、トラフィック ジェネレーションおよび消費用のユーザー アプリケーションに Linux (32 ビットおよび 64 ビットの Fedora 16) デバイス ドライバーが提供されています。

ソリューションのセクションに、この TRD のリリース ノートを示します。

ソリューション

Virtex-7 XT コネクティビティ ターゲット リファレンス デザイン (v1.3) (2014.3、プロダクション シリコン)

ハードウェア

  • VC709 コネクティビティ キット (rev 1.0、プロダクション シリコンおよびキットのほかのコンポーネント)
  • PCI Express スロットのある PC (x8 PCIe v3.0 準拠)
  • キーボードおよびマウス

ソフトウェア

  • QuestaSim / ModelSim v10.2a
  • Vivado 2014.3

使用されているザイリンクス IP バージョン 

7 Series PCIe (pcie_x8_ip) v3.0
MIG 7 Series (mig_axi_mm_dual) v2.2
AXI Stream Interconnect v1.1
AXI Virtual FIFO Controller v2.0
AXI Crossbar v2.1
Ten Gigabit Ethernet MAC (ten_gig_eth_mac_axi_st_ip) v14.0
Ten Gigabit PCS-PMA (ten_gig_eth_pcs_pma_ip) v5.0
FIFO Generator v12.0
NWL Packet DMA for Gen3 v1.10

 

その他の情報/トラブルシュート :

  • GUI で電源番号プロットが表示されないことがあります。これは、FPGA が再プログラムされたとき、前のデザインが不明のステートで PMBUS コントローラーにアクセスしたままになっていると発生することがあります。 
  • TRD の ZIP ファイルを Windows で解凍し、解凍されていないフォルダーを Linux にコピーすると、一部のファイルは実行権限がないままとなります。これらのファイルを実行可能にするには、ターミナルで「chmod +x <file name>」を実行する必要があります。
  • Fedora 16 の 64 ビット版は、最新版の Fedora と比較すると (Fedora 17 および Fedora 18) パフォーマンスが低くなっています。
  • Linux GUI は JDK 1.7 バージョンでテストされています。
  • TRD の Linux GUI にはライブラリとして jfreechart が使用されており、ダウンロードされたソース /JAR には変更は何も加えられていません。
    jfreechart は http://www.jfree.org/jfreechart/download.html からダウンロードされており、LGPL の規約のもとライセンスが付与されています。
    ソースのコピーは、ライセンスと共にこのディストリビューションに含まれています。
  • TRD は Virtex-7 XT のプロダクション シリコンで動作します。
  • Linux ドライバーの割り込みモードは Fedora カーネルのバージョン 3.5 でテストされています。
  • http://www.fedoraproject.org から Fedora 16 の 64 ビット版 OS をダウンロードできます。
    フル バージョンの Fedora (DVD ISO イメージ) を PCIe スロットのあるコンピューターにインストールしてください。
    PCIe ホスト コンピューターの詳細は UG962 を参照してください。
  • 使用するコンピューターによっては、TRD の合成およびインプリメンテーション ステップに時間がかかる場合があります。これは夜間実行するのがベストです。
  • RTL を変更すると、この TRD のタイミングを満たすのが困難になることがあります。2014.3 での出荷時の状態で使用する場合、デザインはタイミングを満たす必要があります。
  • デザインをビルドするには 10G Ethernet MAC IP コアにライセンスが必要です。
    次のリンク ページの [評価] または [注文] をクリックすると、ライセンスを入手できます。http://japan.xilinx.com/products/intellectual-property/DO-DI-10GEMAC.htm 
  • デザインをビルドするには 10G Ethernet PCS-PMA 10GBASE-R IP コアにライセンスが必要です。
    次のリンク ページの [評価] または [注文] をクリックすると、ライセンスを入手できます。http://japan.xilinx.com/products/intellectual-property/10GBASE-R.htm

Virtex-7 XT コネクティビティ ターゲット リファレンス デザイン (v1.2) (2014.1、プロダクション シリコン)

ハードウェア

  • VC709 コネクティビティ キット (rev 1.0、プロダクション シリコンおよびキットのほかのコンポーネント)
  • PCI Express スロットのある PC (x8 PCIe v3.0 準拠)
  • キーボードおよびマウス

ソフトウェア

  • QuestaSim / ModelSim v10.2a
  • Vivado 2014.1

使用されているザイリンクス IP バージョン 

7 Series PCIe (pcie_x8_ip) v3.0
MIG 7 Series (mig_axi_mm_dual) v2.0
AXI Stream Interconnect v1.1
AXI Virtual FIFO Controller v2.0
AXI4Lite Interconnect (XPS で生成) v1.06a
Ten Gigabit Ethernet MAC (ten_gig_eth_mac_axi_st_ip) v13.1
Ten Gigabit PCS-PMA (ten_gig_eth_pcs_pma_ip) v4.1
FIFO Generator v12.0

 

その他の情報/トラブルシュート :

  • GUI で電源番号プロットが表示されないことがあります。これは、FPGA が再プログラムされたとき、前のデザインが不明のステートで PMBUS コントローラーにアクセスしたままになっていると発生することがあります。
    解決策 : ホスト コンピューターの電源を切り、VC709 ボードに電源を投入します。
  • TRD の ZIP ファイルを Windows で解凍し、解凍されていないフォルダーを Linux にコピーすると、一部のファイルは実行権限がないままとなります。
    これらのファイルを実行可能にするには、ターミナルで「chmod +x <file name>」を実行する必要があります。
  • Fedora 16 の 64 ビット版は、最新版の Fedora と比較すると (Fedora 17 および Fedora 18) パフォーマンスが低くなっています。
  • GUI は JDK v1.6 で開発されています。
    JDK 1.7 ではいくつかの API が廃止予定となっています。これらの API を変更するか、または JDK 1.6 を使用してパッケージに含まれる GUI をコンパイルする必要があります。
  • TRD の GUI にはライブラリとして jfreechart が使用されており、ダウンロード ソースの / JAR には変更は何も加えられていません。
    jfreechart は http://www.jfree.org/jfreechart/download.html からダウンロードされており、LGPL の規約のもとライセンスが付与されています。
    このソースのコピーは、ライセンスと共に TRD に含まれています。
  • TRD は Virtex-7 XT のプロダクション シリコンで動作します。
  • ドライバーの割り込みモードはカーネルのバージョン 3.5 でテストされています。
  • http://www.fedoraproject.org から Fedora 16 の 64 ビット版 OS をダウンロードできます。
    フル バージョンの Fedora (DVD ISO イメージ) を PCIe スロットのあるコンピューターにインストールしてください。
    PCIe ホスト コンピューターの詳細は UG962 を参照してください。
  • 使用するコンピューターによっては、TRD の合成およびインプリメンテーション ステップに時間がかかる場合があります。これは夜間実行するのがベストです。
  • RTL を変更すると、この TRD のタイミングを満たすのが困難になることがあります。 
    さらに、異なる OS では異なるタイミング結果がもたらされるという既知の問題があります。 
    2014.1 リリースで出荷時の状態で使用する場合、Red Hat Linux 5.x でデザインは タイミングを満たす必要があります。
  • 2014.1 Vivado Hardware Manager はバグが原因で BPI フラッシュをプログラムできません。 
    代わりに iMPACT (コンフィギュレーション デバイス番号 28F00AG18FE を選択) または利用できる場合は Vivado 2014.2 を使用してください。

Virtex-7 XT コネクティビティ ターゲット リファレンス デザイン (v1.1) (2013.2、プロダクション シリコン)

ハードウェア

  • VC709 コネクティビティ キット (rev 1.0、プロダクション シリコンおよびキットのほかのコンポーネント)
  • PCI Express スロットのある PC (x8 PCIe v3.0 準拠)
  • キーボードおよびマウス

ソフトウェア

  • QuestaSim / ModelSim v10.2a
  • Vivado 2013.2

使用されているザイリンクス IP バージョン 

7 Series PCIe (pcie_x8_ip) v2.1
MIG 7 Series (mig_axi_mm_dual) v2.0
AXI Stream Interconnect v1.1
AXI Virtual FIFO Controller v2.0
AXI4Lite Interconnect (XPS で生成) v1.06a
Ten Gigabit Ethernet MAC (ten_gig_eth_mac_axi_st_ip) v12.0
Ten Gigabit PCS-PMA (ten_gig_eth_pcs_pma_ip) v3.0
FIFO Generator v10.0

 

その他の情報/トラブルシュート :

  • GUI で電源番号プロットが表示されないことがあります。これは、FPGA が再プログラムされたとき、前のデザインが不明のステートで PMBUS コントローラーにアクセスしたままになっていると発生することがあります。
    解決策 : ホスト コンピューターの電源を切り、VC709 ボードに電源を投入します。
  • TRD の ZIP ファイルを Windows で解凍し、解凍されていないフォルダーを Linux にコピーすると、一部のファイルは実行権限がないままとなります。
    これらのファイルを実行可能にするには、ターミナルで「chmod +x <file name>」を実行する必要があります。
  • Fedora 16 の 64 ビット版は、最新版の Fedora と比較すると (Fedora 17 および Fedora 18) パフォーマンスが低くなっています。
  • GUI は JDK v1.6 で開発されています。JDK 1.7 ではいくつかの API が廃止予定となっています。これらの API を変更するか、または JDK 1.6 を使用してパッケージに含まれる GUI をコンパイルする必要があります。
  • TRD の GUI にはライブラリとして jfreechart が使用されており、ダウンロード ソースの / JAR には変更は何も加えられていません。
    jfreechart は http://www.jfree.org/jfreechart/download.html からダウンロードされており、LGPL の規約のもとライセンスが付与されています。
    このソースのコピーは、ライセンスと共に TRD に含まれています。
  • TRD は Virtex-7 XT のプロダクション シリコンで動作します。
  • ドライバーの割り込みモードはカーネルのバージョン 3.5 でテストされています。
  • http://www.fedoraproject.org から Fedora 16 の 64 ビット版 OS をダウンロードできます。
    フル バージョンの Fedora (DVD ISO イメージ) を PCIe スロットのあるコンピューターにインストールしてください。
    PCIe ホスト コンピューターの詳細は UG962 を参照してください。

  • promgen および impact コマンドは Vivado 2013.2 ではサポートされていません。MCS ファイルを生成し、PROM にそのイメージを読み込むには ISE ラボ ツールが必要です。

    さらに、VC709 で BPI フラッシュをプログラムするには、14.2 または 14.6 のラボ ツールが必要です。
    その他の詳細は、(Xilinx Answer 55402) を参照してください。
  • 2013.2 では QuestaSim / ModelSim シミュレーションを実行するのに、デフォルトで Vivado プロジェクトで含まれているのとは異なる NWL DMA モデルが必要になります。
    詳細は、(Xilinx Answer 57325) を参照してください。
  • Vivado シミュレータの実行には非常に時間がかかり、最低 8GB のメモリが必要です。
    これはバッチまたは GUI モードで夜間実行するのがベストです。
  • TRD の合成およびインプリメンテーション ステップにも時間がかかる場合がありますが、これは使用しているコンピューター、TRD のどのコンフィギュレーションをビルドしているかによって異なります。フル コンフィギュレーションは一番時間がかかります。
    これは Performance_Explore ストラテジを使用しているためで、このバージョンの TRD でタイミングを満たすのに必要なものです。
    ランタイムを短縮するため、デフォルト インプリメンテーションを使用することが可能です。また WNS (Worst Negative Slack) が 300ps 未満であれば、ハードウェアでデザインを使用できます。
  • RTL を変更すると、この TRD のタイミングを満たすのが困難になることがあります。
    2013.2 で使用する場合、ザイリンクスから出荷された時点の状態であればタイミングを満たすことができるはずです。
  • コネクティビティ TRD のセットアップ中、TRD が BPI フラッシュにロードされていないと、デバイスが正しく認識されない可能性があります。
    詳細は、(Xilinx Answer 57470) を参照してください。
  • ボードを VC709program.bat でプログラムすると、ボードが検出されない場合があります。
    詳細は、(Xilinx Answer 57431) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51901 Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
57470 VC709 コネクティビティ TRD、2013.2 - XT コネクティビティ TRD の設定中に、デバイスが認識されないことがある N/A N/A
AR# 58082
日付 06/10/2015
ステータス アクティブ
種類 一般
Boards & Kits