AR# 58495

ザイリンクス PCI Express 割り込みデバッグ ガイド

説明

このアンサーには、ザイリンクス PCI Express 割り込みデバッグ ガイドがダウンロード可能な PDF 形式で添付されています。

アンサーはウェブ ベースであり、情報は随時更新されます。

PDF の最新版を入手するには、このアンサーを定期的に参照してください。

ソリューション

ザイリンクスからの PCI Express ハード ブロックは、デザイン要件に応じて、レガシ割り込み、MSI (Message Signaled Interrupt)、または MSI-X の 3 種類の割り込みにアクセスします。

添付の PDF 文書では、PCI Express デザインで割り込みが正しく機能するようにするための PCI Express 割り込みに関するさまざまな点が説明されています。

レガシ割り込みおよび MSI (Message Signal Interrupt) を生成する方法は、ザイリンクス PCI Express コアの製品ガイドに記載されています。

割り込みを正しく生成するための一般的な基本はすべてのコアで同じですが、Virtex-7 FPGA Gen3 Integrated Block for PCI Express コアでは多少異なります。

これについては、添付されている PDF 文書にシミュレーション波形およびテストベンチと共に詳細に説明されています。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx_Answer_58495_PCIe_Interrupt_Debugging_Guide.pdf 848 KB PDF
AR# 58495
日付 06/18/2014
ステータス アクティブ
種類 一般
IP