UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 59146

2013.4 Vivado 消費電力 - 組み合わせトグル レートが report_power 結果と .xpe ファイルで異なっている

説明

Vivado の report_power により生成される .xpe ファイルには次の内容が含まれます。

<LOGIC clock="" clockFreq="101.152442" toggleRate="99.912975" name="Combinatorial" hierName="top" writeRate="0.000000" enableRate="0.000000" fanout="8.235109" numNets="161756" extNets="20029" BUFG="1" carry4s="4" luts="160931" logicCap="39621987738" signalCap="5903011.000000" power="2.003600">

Vivado の report_power でレポートされているトグル レートは49 ~ 50% です。 

クロック周波数は、report_power と .xpe ファイルで同じになるはずです。

この理由を教えてください。

ソリューション

これは正しい動作です。

XPE ではクロックおよびトグル レートから信号レートが計算されるので、非同期ロジックの clockFreq および toggleRate タグは .xpe ファイルで操作しないと、信号レートが report_power および XPE で一致しません。

これは、ブロック RAM および DSP などのほかのエリアでも同じです。
AR# 59146
日付 12/17/2014
ステータス アクティブ
種類 一般
ツール
このページをブックマークに追加