AR# 59999

Zynq-7000 SoC、eMMC のデザイン アドバイザリ - JEDEC 規格 4.41 では 3 ns の入力ホールド タイムが必要

説明

eMMC メモリのタイミングは、JEDEC 規格バージョン 4.41 で定義されています。

この仕様に従うと、必要な最小入力ホールド タイムは 3 ns です (クロックの立ち上がりエッジが基準)。 ただし、Zynq-7000 SDIO コントローラーには最小 clock-to-out 遅延 (すべての出力) 2 ns があります。

コントローラーを高速モード (クロックの立ち上がりエッジでの Zynq-7000 データ出力) を使用する場合、JEDEC/MMC 4.41 仕様のホールド タイム要件は満たされません (*)。

標準スピード モード (クロックの立ち下がりエッジでの Zynq-7000 データ出力) では、clock-to-out 遅延にクロックの半周期分が追加されるため、ホールド タイム要件は満たされます (*)。

注記 (*): すべてのトレース長が一致していると想定。

ソリューション

ザイリンクスでは、Zynq-7000 SDIO コントローラーの機能を Micron MTFC4GMVEA-1M (eMMC デバイス) を使用してテストしました。

シングル データ レート (SDR) では標準スピード (25MHz) および高速 (50MHz) の両モードで機能を正しくテストできましたが、Zynq-7000 SDIO コントローラーを高速モードで動作させた場合、eMMC の JEDEC 規格 4.41 には準拠しません。

eMMC ベンダーに直接問い合わせ、eMMC メモリの実際のホールド タイム要件を取得することをお勧めします (通常 NDA 文書)。

この特性評価データがない場合、eMMC は標準スピード モード (最大周波数が 25 MHz) の Zynq-7000 SDIO コントローラーとのみ使用することをお勧めします。

可能な回避策としては、ボード レイアウトに 1 ns の遅延を追加します。

データおよびコマンド ラインの長さを、クロック ラインに対して 1000 ps/(150 ps/インチ) = 6.67 インチ長くする必要があります。
(注記: 150 ps/インチの遅延を想定)


遅延の追加により、コントローラーのホールド タイムが確実に満たされます。
遅延の追加には、SDIO コントローラーがデータを受信するときに次の式が満たされる必要があります。


20ns (Tsd,device,cko, max + 1ns) >= Zynq コントローラーのセットアップ要件 (50 MHz クロッキング モード)
Tsd,device,cko, max は、デバイスの最大 clock-to-out 遅延を示します。
=>16>= Tsd,device,cko,max (Zynq のセットアップ要件 3 ns)
これは、eMMC デバイスの最大 clock-to-output 遅延が 16 ns であることを示します。

AR# 59999
日付 05/28/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス