AR# 60055

IP Soft Error Mitigation - VIO コアに対するタイミング警告

説明

合成済みデザインで DRC チェックまたはタイミング解析を実行すると、タイミング警告がレポートされることがあります。

ソリューション

このタイミング警告メッセージは重要ではなく、無視しても問題ありません。 


インプリメンテーション後にタイミング解析を実行してデザインがタイミングを満たしているかを検証してください。

次に、警告メッセージ例を示します。

TIMING-17#1 Warning

Non-clocked sequential cell 

The clock pin example_hid/example_vio/inst/DECODER_INST/Bus_data_out_reg[*]/C is not reached by a timing clock

Related violations: <none>

これは VIO コアに関連するツールの問題であり、現在のところ修正の予定はありません。

 

インプリメンテーション後にタイミングが満たされている場合は、デザインにタイミングに関する問題はありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54642 Soft Error Mitigation IP コア - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 60055
日付 04/17/2014
ステータス アクティブ
種類 一般
IP