UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60440

AXI Bridge for PCI Express v2.3 (Rev1) - AXI BAR アドレスが間違ってデコードされる

説明

問題のあったバージョン : v2.3 (Rev1)
修正されたバージョンおよびその他の既知の問題 :
(ザイリンクス アンサー 54646) 参照

この問題は、AXI Bridge for PCI Express v2.3 (Rev1) コアの AXI Slave インターフェイスでパケットが生成されると発生します (たとえば、出力される PCIe Memory Write/Read パケットなど)。

このコアでは、間違って AXI BAR アドレスがデコードされることがあり、これにより別の AXI BAR が使用されてしまうか、まったく存在しなくなってしまいます。


ソリューション

この問題は既知の問題であり、今後のリリースで修正される予定です。 

この問題を回避するには、次のファイルをこのアンサーに添付されているファイルで置き換えてください。

  • axi_slave_read.vhd
  • axi_slave_write.vhd 

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴 :
2014/08/07 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
axi_slave_read.vhd 49 KB VHD
axi_slave_write.vhd 45 KB VHD
AR# 60440
日付 08/12/2014
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite - 2014.1
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加