AR# 60703

2014.1 - IP インテグレーター ブロック デザインで階層サブモジュールをシミュレーションする方法

説明

大規模な IPI ブロック デザイン内で 1 つの階層サブモジュールのみをシミュレーションすることはできますか。

ソリューション

はい、可能です。

状況によっては、カスタム除算器 IP を含む次のフローのように IPI ブロック デザインのサブセクションを隔離すると便利です。

 

AR60703_BD.png


clocking_system 階層のみをシミュレーションするには、次の手順に従います。

まず最初に、出力を生成します。

次に、テストベンチを作成して、このサブモジュールをインスタンシエートします。

[Sources] ビューで、[Block Design] の下の階層を展開し、シミュレーションされる階層のインスタンシエーションを見つけます。

階層には、IP インテグレーターによってこの階層に割り当てられた一意なコンポーネント/モジュール名も表示されます。

次の例では、clocking_system 階層がシミュレーションされ、clocking_system_imp_L19ZY3 という一意なコンポーネント/モジュール名が割り当てられています。

 

AR60703_hier.png

インスタンシエーションを示すサンプル テストベンチは、次のとおりです。

 

AR60703_tb.png

 

デザインをシミュレーションする前に、[Hierarchy Update] → [Automatic Update, Manual Compile Order] を選択します。 

このように設定すると、Vivado ツールでは、ソースが必要であると判断されたかどうかにかかわらず、すべてのソースがコンパイルされるようになります。

 

AR60703_compile.png





次に、デザインをシミュレーションします。

 

注記 : Microblaze を含んでいる階層システムをシミュレーションするには、まず MEM ファイルを生成する必要があります。

これには、完全なシステムでシミュレーションを実行し、MEM ファイルを [behav] フォルダーから別の場所にコピーします。 

その後、MEM ファイルをシミュレーション ソースに追加し、Microblaze を含んでいる階層システムをシミュレーションできるようになります。



 

AR# 60703
日付 06/03/2014
ステータス アクティブ
種類 一般
ツール