UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 60958

MIG 7 Series - [Verify Pin Changes and Update Design] を実行中に有効なピン配置が検証できず、「Memory interface signals should be selected in consecutive banks」というエラー メッセージが表示される

説明

問題の発生したバージョン : MIG 7 Series v2.0 Rev 3
修正バージョン : (ザイリンクス アンサー 54025) を参照


MIG 7 Series コアでは、最大 3 つの連続したバンク (例 : バンク 9、10、11) をまたぐことができます。

この要件に従っている場合でも、MIG GUI で [Verify Pin Out] を実行中に次のようなエラー メッセージが表示されることがあります。

ERROR : Memory interface signals should be selected in consecutive banks. Banks selected: 9, 11, 10.
To bypass this error and proceed further for design generation, refer to AR #43481.
INFO : Cannot verify further unless the existing errors are resolved.


ソリューション

これは検証アルゴリズムのエラーであるため、無視しても問題ありません。

このエラーを回避する方法は、(ザイリンクス アンサー 43481) を参照してください。

改訂履歴

2014/06/09 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43481 MIG 7 シリーズ v1.3 DDR3/QDRII+/RLDRAM II - 新しいバンク選択ルールで UCF 検証にエラーが発生 N/A N/A
AR# 60958
日付 06/06/2014
ステータス アクティブ
種類 既知の問題
デバイス
IP
このページをブックマークに追加