UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61161

V3.1 - 7 Series FPGAs Transceivers Wizard - 間違った GTREFCLK ポート名がサンプル デザインで生成されることがある

説明

Transceivers Wizard によって間違った GTREFCLK ポート名がサンプル デザインで生成されると、次のようなエラー メッセージが表示されます。

[Synth 8-448] named port connection 'Q10_CLK_GTREFCLK_PAD_N_IN' does not exist for instance 'gt_usrclk_source' of module 'gtwizard_0_GT_USRCLK_SOURCE' ["c:/Work/Case/2014/201403/1002971/GTH_1140T/project_3/gtwizard_0_example/gtwizard_0_example.srcs/sources_1/imports/example_design/support/gtwizard_0_support.v":1645]

ソリューション

この問題を回避するには、<component_name>_support.v/<component_name>_.v および <component_name>_gt_usrclk_source.v[hd] ファイルでポートを手動で変更します。

これは、基準クロックの選択に基づいて変更する必要があります。

変更前
Q10_CLK_GTREFCLK_PAD_N_IN/q10_clk_gtrefclk_pad_n_in

変更後
Q10_CLK1(or 0)_GTREFCLK_PAD_N_IN/q10_clk1( or 0)_gtrefclk_pad_n_in 

この問題は、2014.3 リリースで修正される予定です。
AR# 61161
日付 06/24/2014
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加