UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61248

AXI Bridge for PCI Express v2.3 (Rev1) - Gen2 速度で x8 リンク幅のコアが正しく生成されない

説明

問題の発生したバージョン : v2.3 (Rev1)
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 54646) を参照

AXI Bridge for a PCI Express v2.3 (Rev1) コアを生成する際、x8 Gen2 用に生成することが許容されます。

このコアでは Gen2 スピードでは x4 までのリンク幅しかサポートされません。 

x8 リンク幅は、Gen1 スピードでのみサポートされます。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴 :
2014/06/24 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54646 AXI Bridge for PCI Express - Vivado 2013.1 以降のツール バージョンでのリリース ノートおよび既知の問題 N/A N/A
AR# 61248
日付 01/26/2015
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加