UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 61576

MIG 7 Series DDR3 - カスタマイズし直すと元々イネーブルであった ECC がディスエーブルになる

説明

問題のあったバージョン : MIG 7 Series v2.1
修正バージョン : (ザイリンクス アンサー 54025) を参照


MIG DDR3 AXI 72 ビット デザインについて ECC を [Enabled] にしてカスタマイズし直すと、MIG GUI で ECC が [Disabled] と表示されることがあります。
 
MIG_ECC.png

ソリューション

MIG GUI にのみ関する問題です。ECC の設定を [Enabled] に手動で戻すと正しいコンフィギュレーションが生成されます。

改訂履歴

2014/07/29 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 61576
日付 07/30/2014
ステータス アクティブ
種類 既知の問題
ツール
IP
このページをブックマークに追加