AR# 61652

7-Series FPGA Integrated Block Wrapper for PCI Express v3.0 (Rev2) - サンプル デザインを ModelSim PE および DE でシミュレーションするとエラーが発生する

説明

7 Series FPGA Integrated Block Wrapper for PCI Express v3.0 (Rev2) コアのサンプル デザインを ModelSim PE および DE でシミュレーションすると、次のようなエラー メッセージが表示されます。

# TIMEOUT ERROR in usrapp_tx:TSK_WAIT_FOR_READ_DATA. Completion data never received.


ソリューション

これは、ModelSim PE および DE バージョン 10.2 の既知の問題です。

この問題は、10.3c で修正されています。

ModelSim SE、QuestaSim、および Vivado シミュレータではこの問題は発生しません。

改訂履歴

2014/08/06 - 初版

AR# 61652
日付 08/12/2014
ステータス アクティブ
種類 一般
IP