AR# 62321

UltraScale DDR4/DDR3 - インスタンシエーション テンプレートにおけるユーザー インターフェイス ポートの方向が不正

説明

問題の発生したバージョン: DDR4 v5.0、DDR3 v5.0

修正バージョン: DDR4 の場合は (Xilinx Answer 69035)、DDR3 の場合は (Xilinx Answer 69036) を参照

Kintex UltraScale MIG で DDR3/DDR4 コントローラー コアを生成すると、ddr3_app_addr、ddr3_app_cmd、ddr3_app_wdf_data、および ddr3_app_wdf_mask が入力ではなく出力として移植され、これが原因で次のようなエラー メッセージが表示されます。

[Synth 8-358] invalid actual connected to output port 'c1_ddr3_app_wdf_mask'

ソリューション

これは、生成されるインスタンシエーション テンプレートのバグです。

コンポーネント宣言で信号の方向を手動で変更することによってこの問題を修正できます。

改訂履歴

2014/10/08 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
AR# 62321
日付 12/22/2017
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP