UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62375

LogiCORE IP Serial RapidIO Gen2 v3.2 - サンプル デザインのシミュレーションでの HELLO Format のサポート

説明

問題の発生したバージョン : 3.2
修正バージョンおよび既知の問題
: (ザイリンクス アンサー 54648) を参照

サンプル デザインをシミュレーションするとき、[Port I/O Style] に [Initiator/Target Legacy] を選択すると、次のようなエラー メッセージがツールに表示されます。
  

# ** Fatal: (vsim-3363) ./../../../srio_no_hello_msg_default_example.srcs/sources_1/ip/srio_no_hello_msg_default/synth/srio_no_hello_msg_default_block.v(945): The array length (8) of VHDL port 's_axis_iotx_tuser' does not match the width (32) of its Verilog connection (11th connection).
#    Time: 0 ps  Iteration: 0  Instance: /srio_sim/srio_example_top_primary/srio_no_hello_msg_default_inst/inst/srio_no_hello_msg_default_block_inst/srio_gen2_v3_2_unifiedtop_inst File: ./../../../srio_no_hello_msg_default_example.srcs/sources_1/ip/srio_no_hello_msg_default/srio_gen2_v3_2/hdl/srio_gen2_v3_2_unifiedtop.vhd Line: 187
# FATAL ERROR while loading design


[Port I/O Style] に [Condensed I/O] を選択したときにも同じような問題が見られます。

コア コンフィギュレーションの GUI で [HELLO Format] がオフになっている場合にのみ、このエラー メッセージが表示されます。

ソリューション

この問題は既知の問題で、今後のリリースで修正される予定です。

現時点では、[HELLO format] をオフにしたサンプル デザインのシミュレーションはサポートされていません。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2014/08/10 - 初版

AR# 62375
日付 10/08/2014
ステータス アクティブ
種類 既知の問題
IP
  • Serial RapidIO
このページをブックマークに追加