UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63110

7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - Vivado 2013.4 から 2014.4 で DFE が不正にホールドに設定される

説明

『7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (UG476) では、GTH DFE を完全自動適応モードで使用するよう推奨されています。

7 Series Transceivers Wizard の Vivado 2013.4 に含まれる v3.1 から Vivado 2014.4 に含まれる v3.4 Rev1 まででは、これが GTH トランシーバーで収束後に誤ってホールドに設定されます。

これは収束後にホールドまたは固定されるべきではなく、自動適用モード (RXDFEAGCHOLD = 1'b0、RXDFELFHOLD = 1'b0) のままにされるべきです。 

これは Vivado の上記のバージョンのウィザードのみでの問題であり、ISE では発生しません。

ソリューション

この問題は、Vivado 2015.1 に含まれる次のバージョンのウィザードで修正されています。当面の間この問題を回避するには、次を実行します。
 
<component_name>_rx_startup_fsm.v の次のコードを変更します。
 

if(time_out_adapt)
            begin
               if(EQ_MODE == "DFE")
               begin
                  RXDFEAGCHOLD  <= `DLY 1'b1;
                  RXDFELFHOLD   <= `DLY 1'b1;
               end
               else
               begin
                  RXDFEAGCHOLD  <= `DLY 1'b0;
                  RXDFELFHOLD   <= `DLY 1'b0;
                  RXLPMHFHOLD   <= `DLY 1'b0;
                  RXLPMLFHOLD   <= `DLY 1'b0;
               end
            end  


変更後
 

if(time_out_adapt)
            begin
               if(EQ_MODE == "DFE")
               begin
                  RXDFEAGCHOLD  <= `DLY 1'b0;
                  RXDFELFHOLD   <= `DLY 1'b0;
               end
               else
               begin
                  RXDFEAGCHOLD  <= `DLY 1'b0;
                  RXDFELFHOLD   <= `DLY 1'b0;
                  RXLPMHFHOLD   <= `DLY 1'b0;
                  RXLPMLFHOLD   <= `DLY 1'b0;
               end
            end  

 
 
改訂履歴
2015/01/13 - 初版  
AR# 63110
日付 05/12/2015
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
IP
このページをブックマークに追加