AR# 63227

説明

問題の発生したバージョン : MIG 7 Series v2.3
修正バージョン : (ザイリンクス アンサー 54025) を参照

DDR3 デザインでは、IDELAY 基準クロックの生成に 1 つの MMCM が必要です。 

メモリ周波数が 667MHz より大きい場合、IDELAY 基準クロックは 300MHz または 400MHz のいずれかとなり、MIG によって余分な MMCM がインスタンシエートされます。

[No Buffer] オプションを使用してコアを生成する際には、clk_ref_i に対して 200Mhz クロックを駆動する必要がありますか、それとも 400Mhz を供給して 1 つの MMCM および複数の BUFG を保存できますか。

ソリューション

MIG では、FPGA スピード グレードおよびメモリ周波数に基づいて、300MHz および 400MHz の基準クロックの生成に対して追加の MMCM がインスタンシエートされます。

MMCM をバイパスするために clk_ref_i に対して 400Mhz で直接駆動するには、RTL 変更が必要ですが、これは OOC フローでサポートされていません。

結果として、[No Buffer] オプションを使用する場合でも、clk_ref_ に対しては常に 200Mhz で駆動する必要があります。

注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード