UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 63859

MIG - 7 Series - LPDDR2 - MIG デザインをシミュレーションするとシミュレーション エラーが発生する

説明

問題の発生したバージョン : MIG 7 Series v2.1
修正バージョン :  (ザイリンクス アンサー 54025)
を参照

デフォルト設定で MIG デザインをシミュレーションすると、次のようなエラー メッセージが表示されます。

sim_tb_top.mem_rnk[0].gen_mem[0].u_comp_lpddr2.ERROR at time 435261000: Nop or Deselect must be driven in the clock cycle after CKE goes l
sim_tb_top.mem_rnk[0].gen_mem[0].u_comp_lpddr2.ERROR at time 867261000: Nop or Deselect must be driven in the clock cycle after CKE goes low

sim_tb_top.mem_rnk[0].gen_mem[0].u_comp_lpddr2.ERROR at time 3503921000: tINIT3 violation


ソリューション

これらのエラー メッセージは無視しても問題なく、MIG v2.3 Rev1 では修正される予定です。

改訂履歴 :
2015/03/11 - 初版

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54025 MIG 7 Series - Vivado の IP リリース ノートおよび既知の問題 N/A N/A
AR# 63859
日付 03/12/2015
ステータス アクティブ
種類 一般
ツール
このページをブックマークに追加