AR# 64153

Virtex-7 Gen3 Integrated Block Wrapper for PCI Express - 非同期クロックの場合に PCIE_ASYNC_EN が正しく設定されない

説明

問題の発生したバージョン : v3.0 (Rev4)

修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 54645) を参照

非同期クロックの場合にコア コンフィギュレーション GUI で [Slot Clock Enable] がオフになっていると、生成されたラッパー ファイルで PCIE_ASYNC_EN が正しく設定されません。

PCIE_ASYNC_EN は、非同期クロックの場合は TRUE、同期クロックの場合は FALSE にそれぞれ設定する必要があります。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。 

次の手順に従って、このアンサーに添付されているパッチをインストールしてください。

  •     このパッチは Vivado 2014.4.1 用です。
  •     添付の ZIP ファイルをユーザー指定のディレクトリに解凍します。
  •     Vivado 2014.4.1 を開き、新しいプロジェクトを作成します。
  •     IP カタログを開きます。 使用しているコアを右クリックし、[IP Settings] を選択します。
  •     [Add Repositories] をクリックし、パッチを解凍した場所を指定します。
  •     [OK] をクリックします。これでコアを生成できます。
  •     コアが既に生成されている場合は、生成したコアで [Upgrade IP] を選択できます。
  •     または、MYVIVADO 環境変数を使用し、パッチの位置を指定します。

パッチをインストールした後、コアのバージョンは「v3.0 (Rev. 5)」になるはずです。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴
2015/04/07 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR64153_Vivado_2014_4.1_preliminary_rev1.zip 717 KB ZIP
AR# 64153
日付 06/15/2015
ステータス アクティブ
種類 既知の問題
IP