UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64829

AXI Bridge for PCI Express Gen3 (Vivado 2015.2) - AXI マスター/スレーブの未処理の読み出し/書き込みトランザクションの制限

説明

問題の発生したバージョン: v1.1 (Rev1)

修正バージョンおよび既知の問題: (Xilinx Answer 61898) を参照してください。

Vivado 2015.2 では、AXI Bridge for PCI Express Gen3 コア コンフィギュレーション GUI の [AXI Master/Slave Outstanding Write/Read Transactions] オプションがグレー表示になっており、8 に固定されています。

ソリューション

8 以外の値はサポートされていません。

DMA/Bridge Subsystem for PCIe IP (UltraScale+ デバイス用は、(PG195)) では、8 以上、最大 32 まで設定できます。


注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではその検証は実行されていません。 


改訂履歴

2015/06/24 - 初版

AR# 64829
日付 08/18/2017
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCIe Gen3
このページをブックマークに追加