AR# 66571

Zynq UltraScale+ MPSoC、 Vivado 2015.4 - Processor System IP GUI での PS DDR トポロジに関する制限

説明

このアンサーでは、Vivado 2015.4 のコンフィギュレーション GUI での PS DDR に関する制限を示します。

ソリューション

制限:

1. Zynq UltraScale+ テクニカル リファレンス マニュアルによると、32 ビット + ECC がサポートされています。

 

271 ページに、次のように記載されています。

"Error correction code (ECC) support in 32-bit and 64-bit mode, 2-bit error detection and 1-bit error correction." (日本語訳 : 32 ビットおよび 64 ビット モードで 2 ビット検出および 1 ビットの誤り訂正符号 (ECC) をサポート)

ただし、IP の GUI では、これがディスエーブルになっており、32 ビット用のドロップダウン オプションがありません。

 

2. [Effective DRAM Bus Width] が 64 ビットの DDR4 で、[DRAM IC Bus Width] を 32 ビットまでにしか設定できません。

3. Zynq UltraScale+ コントローラーに 16 ビット DDR サポートは存在せず、GUI から削除する必要があります。

これらの問題は、Vivado 2016.1 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
66194 Zynq UltraScale+ MPSoC - Processing System (PS) DDR Controller N/A N/A
66183 Zynq UltraScale+ MPSoC Processing System IP - リリース ノートおよび既知の問題 N/A N/A
AR# 66571
日付 02/11/2016
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP