AR# 66786

UltraScale+/ Zynq UltraScale+ MPSoC SelectIO : LVDS 信号を 1.2V の I/O バンクとインターフェイスさせる方法

説明

LVDS ドライバーを 1.2V のバンクに接続する必要があるケースが多々あります。たとえば、メモリ オシレーターのシステム クロックは、1.8V 以上の電圧の LVDS オシレーターからのものです。

これを 1.2V の I/O バンクで接続できるようにするにはどうしたらよいでしょうか。

ソリューション

 

LVDS 入力は、出力に必要なレベルとは異なる VCCO レベルのバンクに配置できます。

 

考慮すべき重要な条件がいくつかあります。

 

  1. VCCO 電圧が出力に必要なレベルでないと、オプションの内部差動終端は使用できません (DIFF_TERM_ADV = TERM_NONE or DIFF_TERM = FALSE (デフォルト値) )。
  2. 入力ピンの差動信号が特定のデバイス ファミリ データシートの推奨される動作条件の表の VIN 要件を満たしている必要があります。
  3. 特定のデバイス ファミリ データシートの DC 仕様の表にある VIDIFF および VICM 要件を、入力ピンの差動信号が満たしている必要があります。

 

上記の 2 および 3 が満たされないような、幅の広いスイングや同同相モードの LVDS ドライバーの場合は、AC カップルおよび DC バイアスの両方のピンに外部回路を提供する必要があります。

 

DIFF_SSTL12 を使用するというオプションもあります。

擬似差動 I/O 規格では、レシーバーは、UltraScale+ HP バンクの LVDS など、真の差動 I/O 規格で使用されるのと同じバッファーです。

このオプションでも、データシートの VIN 仕様を満たす必要がありますし、DIFF_SSTL12 の VICM 要件も満たす必要があります。

このためには、AC カップリングを使用する必要がある場合があります。

 

DIFF_SSTL12 があるので、この I/O 規格のオンダイ終端のオプションを使用して終端することができます。

AC カップリングが必要な場合は、I/O に対し DQS_BIAS = TRUE を使用できます。これで、ボード上のバイアス ネットワークは不要になります。

 

 

AR# 66786
日付 03/25/2016
ステータス アクティブ
種類 一般
デバイス