問題の発生したバージョン: DDR3 v1.0
修正バージョン: (Xilinx Answer 69036) を参照してください。
UltraScale DDR3 デュアル ランクまたはデュアル スロット IP デザインは v1.0 (Vivado 2015.3) および v1.1 (Vivado 2015.4) リリースでデータの書き込みエラーが発生する場合があります。
この書き込みエラーは、IP に含まれる ODT 設定の変更が原因です。これら 2 つの IP リリースでは ODT 設定 1 つを変更する必要があるため、その変更が次に記載されています。
ODTWR パラメータを次のコンフィギュレーションで変更する必要があります。
このパラメータは、rtl/ip_top/core_name_ddr3.sv モジュール内で設定されており、次のように変更する必要があります。
IP の RTL を変更するには、(UG896) の「IP ソースの編集」に従ってください。
| DDR コンフィギュレーション | IP で生成される ODTWR 設定 | アップデートされた/正しい ODTWR 設定 |
|---|---|---|
| デュアル スロット、2 個のシングル ランク DIMM | 0x0012 | 0x033 |
| シングル スロット、1 個のデュアル ランク DIMM | 0x0012 | 0x033 |
| 2 個のデュアル ランク DIMM | 0x7BDE | 0xFFFF |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 69035 | UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 | N/A | N/A |
| 69036 | UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 | N/A | N/A |
| AR# 66794 | |
|---|---|
| 日付 | 01/12/2018 |
| ステータス | アクティブ |
| 種類 | 既知の問題 |
| デバイス | |
| ツール | |
| IP | |