UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66800

UltraScale Memory IP - 非対応電圧レベルの I/O 規格のバンクに reset_n ピンが配置されると opt_design 実行時に「[Mig 66-99]」エラー メッセージが表示される

説明

問題の発生したバージョン: Vivado 2016.1

修正バージョン: (Xilinx Answer 58435) を参照

あらゆるメモリ タイプに関連する JEDEC 規格およびデータシートで、reset_n ピンは適切な電圧レベルで駆動することが求められています。互換性のある IOSTANDARD は、DDR4 の場合は LVCMOS12、DDR3 の場合は LVCMOS15 です。

ただし、reset_n はこの要件を満たさないバンクに配置されていることが一般的です。

このような場合、opt_design 実行時に次のようなエラー メッセージが表示されます。

[Mig 66-99] Memory Core Error - The memory reset port <reset_n> has an incompatible IO Standard <IO Standard> selected. If a level shifter or similar is used to ensure compatibility, this DRC can be demoted. Apply 'set_param memory.dontrundrc true' post after synthesis and apply 'set_property is_enabled false [get_drc_checks MIG-69]' post opt_design to bypass this DRC and proceed to bitstream generation. For more details please see (Xilinx Answer 66800).

ソリューション

レベル シフターまたは同様の回路を使用して互換性を確保する場合、次の手順に従うとエラー メッセージを回避できます。


プロジェクト ベース モードおよび Vivado GUI を使用する場合:

  1. Tcl ファイルを作成して次のコマンドを追加します。
    set_param memory.dontrundrc true
    set_property is_enabled false [get_drc_checks MIG-69]
    注記: 最初のコマンドは opt_design 実行時にのみすべての Memory DRC チェックをオフにします。2 番目のコマンドは、インプリメンテーション実行時に特定の I/O 規格非対応 DRC のみを無効にします。
  2. Vivado の [Implementation Settings] をクリックし、[tcl.pre] に手順 1 で保存した Tcl ファイルを指定します。
  3. 2 つ目の Tcl ファイルを作成して、次のコマンドを追加します。
    set_property is_enabled false [get_drc_checks MIG-69]
  4. Vivado の [Bitstream Settings] をクリックし、[tcl.pre] に手順 3 で保存した Tcl ファイルを指定します。
  5. 合成、インプリメンテーション、ビットストリームの生成まで実行します。
    注記: 手順 3 ~ 5 に従わなかった場合、次のような DRC エラー メッセージが表示されます。


ERROR: [DRC 23-20] Rule violation (MIG-69) Invalid Constraint - [<instance>] The Memory IP reset port reset_n has an incompatible IO Standard <IO Standard> selected. If a level shifter or similar is used to ensure compatibility, this DRC can be demoted. For more details please refer AR66800.


非プロジェクト ベース モード、バッチ モード、または Tcl モードの場合:

  1. Tcl コンソールに「set_param memory.dontrundrc true」と入力してから opt_design を実行します。
    注記: これにより、opt_design 実行時にのみすべての Memory DRC チェックがオフになります。
  2. opt_design が完了したら、Tcl コンソールに「set_property is_enabled false [get_drc_checks MIG-69]」と入力してから place_design を実行します。
    注記: これにより、reset_n 電圧レベルに対する DRC チェックのみがオフになり、その他すべての Memory DRC チェックは有効になりません。

    手順 2 に従わなかった場合、次のような DRC エラー メッセージが表示されます。


ERROR: [DRC 23-20] Rule violation (MIG-69) Invalid Constraint - [<instance>] The Memory IP reset port reset_n has an incompatible IO Standard <IO Standard> selected. If a level shifter or similar is used to ensure compatibility, this DRC can be demoted. For more details please refer AR66800.

改訂履歴

2016/03/24 - 初版

2017/09/18 - マスター アンサー 58435 へのリンクを追加

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 66800
日付 01/19/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加