AR# 67029

|

IBERT などのデバッグ コアのシステム クロックとしてトランシーバーの基準クロックを使用

説明

デバッグ コアのシステム クロックはフリーランニングである必要があります。デバッグ コアを正しく検出するためには、初期スタートアップの場合もそうである必要があります。

トランシーバーの基準クロック入力は、ファブリック クロックを駆動するためのクロック ソースとして使用でき (該当するトランシーバーおよびクロッキング リソースのユーザー ガイドを参照)、通常はフリーランニング クロックです。 

しかし、コンフィギュレーション中またはコンフィギュレーション後に入力終端が安定しているときに、内部基準クロック信号の初期フェーズが不安定になることがあります。

7 シリーズの例が必要な場合は(Xilinx Answer 65199) を参照してください。このフェーズに必要な時間は、外部 AC カップリングと入力信号パラメーターに左右されます。

ソリューション

基準クロック入力をデバッグ コアのシステム クロックとして使用できるようにするには、アプリケーションの条件で内部クロック信号のスタートアップを計測します。

基準クロック入力がすぐに得られる (フリー ランニング) のであれば、問題なく使用できるはずです。

 

デバイスで使用可能なすべての基準クロック入力を使用できます。

IBERT ウィザードでは基準クロック入力がシステム クロックの選択肢としてのみ表示されます。これらは、[Protocol Selection] タブで既に選択されています。 

別の基準クロック入力を使用する必要がある場合は、IBERT サンプル デザインで手動で変更を加える必要があります。 

次を実行する必要があります。

IBERT サンプル デザインを生成して、後で基準クロック入力で使用される周波数の外部クロック ソースを選択します。

サンプル デザインの最上位モジュールで次を実行します。

  • 必要に応じて refclk ポート幅を増やし、追加の IBUFDS_GTE* をインスタンシエートします。
  • 7 シリーズの場合は、この IBUFDS_GTE2 の O 出力を IBERT コアの SYSCLK_I 入力に接続します。
  • UltraScale/UltraScale+ の場合は、IBUFDS_GTE* の ODIV2 出力を BUFG_GT インスタンスの入力に接続し、その出力を IBERT コアの 'clk' 入力に接続します。

サンプル デザイン .xdc で次を実行します。

  • 新しい基準クロック入力に正しいピン ロケーションを割り当てます。
  • create_clock command で D_CLK を新しい基準クロック ポートに変更します。
AR# 67029
日付 09/11/2017
ステータス アクティブ
種類 一般
IP 詳細 概略
People Also Viewed