UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67573

Virtex-7 FPGA VC709 コネクティビティ キット - UG887 (v1.5) - 表 1-6 に記載のフラッシュ メモリに対する U1 ピンの誤記

説明

『Virtex-7 FPGA VC709 評価ボード ユーザー ガイド』 (UG887) (v1.5) の表 1-6 に BPI フラッシュ メモリと FPGA の接続が示されています。

FLASH_A21 ネットと FLASH_A22 ネットの両方が次のように FPGA (U1) ピンに割り当てられています。これは正しいですか。


 

ソリューション

UG887 (v1.5) の表 1-6 が記載ミスです。

FLASH_A21 は U1 FPGA のB A40 に、FLASH_A22 は U1 FPGA の BA39 に割り当てるべきです。

これは、UG887 の v1.5.1 で修正されています。


 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51901 Virtex-7 FPGA VC709 コネクティビティ キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 67573
日付 08/25/2016
ステータス アクティブ
種類 一般
Boards & Kits
  • Virtex-7 FPGA VC709 Connectivity Kit
このページをブックマークに追加