AR# 67712

説明

問題の発生したバージョン: v1.1 Rev1 (Vivado 2016.2)

修正バージョンおよびその他の既知の問題: (Xilinx Answer 65751)

デフォルト以外の GT ロケーションを選択して、xcvu9p-flgc2104 および xcvu9p-flga2577 に対して UltraScale+ PCI Express Integrated Block コアを生成し、サンプル デザインを開くと、次のようなエラー メッセージが表示されます。

Failed to generate IP 'pcie4_uscale_plus_0'. Failed to generate 'Any Language Examples' outputs:

このアンサーは、PCI Express ソリューション センターの一部です。

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。Vivado 2016.2 の場合は、このアンサーに添付されている緊急パッチをインストールしてください (説明は下を参照)。

方法 1:

1. $XILINX_VIVADO/patches ディレクトリに移動します (このディレクトリが存在しない場合は作成する)。
2. 「AR67712」という名前で開始するディレクトリに ZIP アーカイブを解凍します。
   注記: ほとんどの解凍ツールでは、ZIP ファイルと同じ名前のディレクトリが解凍時に自動的に作成されます。
3. 元のインストール場所から Vivado を実行します。

方法 2:

1. パッチ ファイル用のディレクトリを別に作成します。
2. ZIP ファイルの内容をパッチ ディレクトリに解凍します。
3. このパッチ ディレクトリ下の Vivado ディレクトリをポイントするように MYVIVADO 環境変数を設定します。
   次に例を示します。
   set MYVIVADO=C:\MYVIVADO\vivado-patch-AR67712\vivado\
4. 元のインストール場所から Vivado を実行します。

注記 : [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。 これはコアのレイテンシの問題です。

改訂履歴

2016/08/16 - 初版

添付ファイル

関連添付ファイル