UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68656

Zynq UltraScale+ MPSoC: QSPI プログラム/ブート チェックリスト

説明

Zynq UltraScale+ MPSoC で QSPI プログラミングおよびブートのデバッグを行う際に必要な項目、作業、注意事項が、ここにまとめられています。

ソリューション

サービス リクエストを開く前に、次の必要な情報をすべて用意しておきます。

必須情報はイタリックで表示されています。

1) QSPI フラッシュおよびコンフィギュレーションはザイリンクスでサポートされていますか。


サポート カテゴリ (Supported、Limited Support、または Unsupported) を判断するには (Xilinx Answer 65463) を参照してください。

重要 フラッシュの名前、コンフィギュレーション タイプ (シングル、デュアル パラレル、デュアル スタック)、および電圧を知らせてください。コンフィギュレーションが標準のものでない場合は (マルチプレクサ、レベル シフターなど)、ボード回路図も提供してください。


2) Zynq はプロダクション シリコンですか。

XSCT を使用して次の情報を読み出します。

  • 0xFFCA0040 から IDCODE
  • 0xFFCA0044 から PS_VERSION

重要 : IDCODE および PS_VERSION を必ず知らせてください。


3) JTAG チェーンは正しく動作していますか。

CPU に接続するには XMD を使用してください。

関連アンサーはこちらです。

(Xilinx Answer 67740) XSDB (またはその他の JTAG) のユーザーは JTAG チェーンへの PL TAP リンクを有効にするために 5 TCK サイクルの間 TMS 信号を High に保持する必要がある
(Xilinx Answer 67818) JTAG/SD ブート モードでの 2016.3 PMU ファームウェアの読み込みおよびサンプルの実行

重要: JTAG チェーンの詳細を知らせてください (チェーン内のデバイス数、Zinq の数、カスケードまたは独立した JTAG の Zinq の数、チェーンのレベル シフターなど)XSCT エラーはすべてレポートしてください。


4) ブートのどの段階で Zynq はエラーになっていますか。BootROM ですか。それとも FSBL ですか。

これを確認するには、FSBL デバッグ情報が出力されるように設定して、イメージをプログラムします。#define FSBL_DEBUG_DETAILED in xfsbl_debug.h

ブート中に UART に何か表示された場合は、

その出力内容を提供してください。FSBL はユーザー アプリケーションで、SDK を使用して簡単にデバッグできます。サービス リクエストを開く前に簡単な問題調査を行ってみてください。

- ブート中、何も UART に出力されない場合は、UART のボーレートをまず確認してください。

ブートエラーの後の INIT_B、PS_ERROR_OUT、CSU_BR_ERROR および BOOT_MODE_POR レジスタのステータスを知らせてください。

- このレジスタ ダンプを確認するには、添付の TCL スクリプト(boot_registers_log_revX_Y.tcl) を使用するのが簡単です。

ブート イメージが正しくプログラムされていない場合は、手順 5 に進んでください。


5) SDK および Vivado でプログラムができなくなっていますか。

  • 問題解決に役立つアンサーは次のとおりです。
(Xilinx Answer 66715) 2016.1 Zynq UltraScale+ MPSoC - Zynq UltraScale+ デバイスで QSPI プログラミングを実行する場合、JTAG モードでブートする必要がある
(Xilinx Answer 68237) 2016.x/2017.1 Zynq UltraScale+ MPSoC - QSPI プログラミングの実行時に QSPI フィードバック クロックが MIO6 に必要となる

  • デバッグ目的で、デバッグ環境変数である XIL_CSE_ZYNQ_DISPLAY_UBOOT_MESSAGES を 1 に設定することができます。詳細は (Xilinx Answer 59272) を参照してください。

使用しているツールのバージョンを知らせてください。プログラムを実行するのに使用したツールと同じバージョンでイメージが構築されていることを確認してください。

プログラミングに使用してブート モードの設定を知らせてください (JTAG または QSPI からのブートを推奨)。

XIL_CSE_ZYNQ_DISPLAY_UBOOT_MESSAGES 変数を使用して得られたログを提出してください。


6) u-boot を使用すると機能しますか。

こちらの Wiki ページにある最新版イメージからビルドされている u-boot.elf を使用してください。 http://www.wiki.xilinx.com/Zynq+Releases

Wiki にある u-boot イメージを使用したプログラミングのログを提出してください。使用した u-boot のバージョンを指定してください。

u-boot が機能している場合は、必要な BOOT.bin を使用して QSPI フラッシュをプログラムするため (Xilinx Answer 68657) を参照してください。


7) ボード デザインは、プログラミングに使用される QSPI 周波数をサポートしていますか。

u-boot を使用し、QSPI 周波数を確認するため、クロック設定をチェックしてください (CLK ピンの QSPI_REF_CLK および QSPI_CLK)。

QSPI には、クロック周波数次第で、さまざまなモードの操作があるので注意してください。QSPI のクロック速度を計算して確認してください。

QSPI クロック周波数を確認するため、レジスタ設定および計算を提出してください。


8) ザイリンクスのスタンドアロンのサンプルは機能していますか。

どこでサンプルがエラーになっているかを理解するため、デバッグがある程度必要になります (SDK デバッガーを使用するか、デバッグ結果を追加するなど)

QSPI の初回クエリーでの問題ですか。それとも書き込みと読み出しとの間に不一致がありますか。

リードバックされたデータにエラー パターンがありますか。(ビットが 1 または 0 に固定してしまっていませんか)

ザイリンクスのスタンドアロンのサンプルで検出されたエラーのタイプを報告してください。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
boot_registers_log_rev1_0.tcl 1 KB TCL
AR# 68656
日付 05/15/2017
ステータス アクティブ
種類 一般
デバイス
このページをブックマークに追加