UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68690

ザイリンクス Vivado インプリメンテーション ソリューション センター phys_opt_design デザイン アシスタント

説明

phys_opt_design - デザイン アシスタント

注記: このアンサーは、ザイリンクス Vivado インプリメンテーション ソリューション センター (Xilinx Answer 68350) の一部です。ザイリンクス Vivado インプリメンテーション ソリューション センターには、Vivado インプリメンテーションに関する質問を解決するのに役立つ情報が掲載されています。

Vivado インプリメンテーションを使用するデザインを新しく作成する場合、または問題をトラブルシュートする場合は、Vivado インプリメンテーション ソリューション センターから情報を入手してください。

ソリューション


機能および使用方法:
(Xilinx Answer 53986)2012.x Vivado タイミング クロージャ - phys_opt コマンドについて

デバッグに関するヒント

高周波数での問題およびデザイン アドバイザリ:

(Xilinx Answer 68081)UltraScale FPGA Gen3 Integrated Block for PCI Express (Vivado 2016.3) - 「ERROR: [DRC 23-20] Rule violation (HDTC-6) Non-stage-one logic illegally placed - Non-stage-one logic」というエラー メッセージが表示される
(Xilinx Answer 68571)2015.4 Vivado - Phys_opt_design によって RAMB36E1 接続の ENBWREN が反転されて BRAM ファンクション エラーが発生する
AR# 68690
日付 04/06/2017
ステータス アクティブ
種類 ソリューション センター
ツール
このページをブックマークに追加