route_design - デザイン アシスタント
注記: このアンサーは、ザイリンクス Vivado インプリメンテーション ソリューション センター (Xilinx Answer 68350)の一部です。
ザイリンクス Vivado インプリメンテーション ソリューション センターには、Vivado インプリメンテーションに関する質問が集められています。
Vivado インプリメンテーションを使用するデザインを新しく作成する場合、または問題をトラブルシュートする場合は、Vivado インプリメンテーション ソリューション センターから情報を入手してください。
機能および使用方法
| (Xilinx Answer 54683) | 2012.4 Vivado インプリメンテーション - Vivado GUI で手動配線を行う方法 |
| (Xilinx Answer 67548) | ECO: 次世代 FPGA Editor |
| (Xilinx Answer 59242) | Vivado の Directed Routing 機能を使用してクリティカル パスをロックする方法 |
| (Xilinx Answer 61449) | Vivado インプリメンテーション - セットアップ違反を引き起こすネットの長い配線が route_design によって作成される理由 |
| (Xilinx Answer 66698) | Vivado インプリメンテーション - 密集メトリクスを使用してファンアウトが高いネットを特定する方法 |
デバッグに関するヒント
| (Xilinx Answer 66314) | Vivado - デザインにおける密集 |
| (Xilinx Answer 66823) | Vivado - 配線できない接続に関する問題の解決方法 |
高周波数での問題およびデザイン アドバイザリ
| (Xilinx Answer 69152) | デザイン アドバイザリ - コンポーネント モード プリミティブを使用した場合 (IOBUF を IOB=TRUE の IDDRE1、ISERDESE3、ODDRE1、OSERDESE3、または FDCE/FDPE/FDRE/FDSE と共に使用) に発生する双方向ロジックの問題を修正する Vivado 2017.1 用パッチ |
| (Xilinx Answer 67511) | デバイス モデル反転を修正するパッチのデザイン アドバイザリ |
| AR# 68691 | |
|---|---|
| 日付 | 10/02/2017 |
| ステータス | アクティブ |
| 種類 | ソリューション センター |
| ツール |
|