AR# 68716

LogiCORE IP Video Processing Subsystem (VPSS) v2.0 - ロジック層が多すぎてタイミング エラーが発生する

説明

IP インテグレーターのブロック図 (BD) ファイルにインスタンシエートした LogiCORE IP Video Processing Subsystem (VPSS) を使用してデザインを作成し、RTL または別の BD ファイルにクロック生成ブロックがある場合、VPSS の BD ファイルにあるクロックが、必要な周波数ではなくデフォルトの周波数に割り当てられる可能性があります。  

この結果、Video Processing Subsystem が予期していたよりも低いクロック周波数で合成され、合成またはインプリメンテーションの後に、タイミング エラーが発生します。

ソリューション

Video Processing Subsystem インスタンスが含まれている IP インテグレーターの BD ファイルのクロック ポートに必要な動作周波数が割り当てられていることを確認してください。

BD の入力クロック ポートをダブルクリックして、周波数プロパティを確認してください。

IP インテグレーターでのクロック ポートのデフォルト周波数は 100 MHz で、次のスクリーンショットに表示されています。



アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
65449 LogiCORE IP Video Processing Subsystem (VPSS) - Vivado ツール 2015.3 バージョン以降のリリース ノートおよび既知の問題 N/A N/A
AR# 68716
日付 08/15/2017
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP