AR# 68788

|

Zynq UltraScale+ MPSoC - PS DDR による DDR4 Write CRC のサポート

説明

PS DDR では DDR4 による Write CRC 機能がサポートされていますか。

イネーブルにする方法を教えてください。

ソリューション

はい、PS DDR4 コントローラーでは Write CRC がサポートされています。ただし、CRC をイネーブルにすると ~20% のパフォーマンス オーバーヘッドが生じることや実行するピン スワップの記述が複雑になるために推奨していません。

Write CRC を使用する場合は、『Zynq UltraScale+ MPSoC パッケージおよびピン配置製品仕様』 (UG1075) に記載されているガイドラインに加えピン スワップの制限に従う必要があります。

Write CRC DQ ピン スワップの追加要件

  • CRC では、ソースとデスティネーションの両方で同じ CRC 値が計算されるように、ソース (SoC) とデスティネーション (DRAM) コンポーネント インターフェイス間のビット順が 1:1 になっている必要があります。
  • DDR4 DRAM ベンダーは DIMM のピンをスワップすることも可能です。このため、Write CRC 機能と共に DDR4 DIMM を使用する場合、ピンのスワップは推奨しません。
    CRC の計算はバイトに基づいています。
  • マップの問題を解決するには、SDRAM におけるビット順を DDR コントローラーに伝えて WRITE コマンド用に DQ ビットを CRC ジェネレーターにマップする必要があり、そうすることで SDRAM は CRC を正しくデコードできるようになります。
  • DQ マップにおけるばらつきを少なくするため、次の規則が定義されています。
    規則 1: ニブル内のビットはまとめておく必要がある。
    規則 2: ニブルはバイト内でスワップできる。
    規則 3: マップの定義はランク 0 専用である。すべての偶数ランクの DQ マップはランク 0 と同じです。偶数ランクから奇数ランクへのマップでは、ビット 0 がビット 1 に、ビット 2 がビット 3 に、ビット 4 がビット 5 に、ビット 6 がビット 7 にスワップされます。
  • Write CRC 機能を使用する場合の DDR4 モードでは、PCB と DIMM 間のスワップ全体で上記の要件が満たされない限り、SoC から DIMM コネクタへのバイト レーン スワップはできません。

Vivado 2017.1 より、PCB/DIMM DQ ピンのスワップを通知する機能が、DDRC.DQMAP レジスタを初期化する PSU__DDRC__DQMAP パラメーターによって提供されています。

これらのレジスタのフォーマットは SPD で JEDEC の『DDR4 SDRAM UDIMM Design Specification』「DQ Mapping to Support CRC」セクションに記載されています。

この機能をイネーブルにする方法:

Write CRC 機能をイネーブルにするには、Tcl 専用の PSU__DDR4_CRC_CONTROL パラメーターを 1 に設定します。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
67330 Zynq UltraScale+ MPSoC - PS DDR ピン スワップのガイドライン N/A N/A
AR# 68788
日付 06/27/2020
ステータス アクティブ
種類 一般
デバイス
IP
People Also Viewed