AR# 69248

2017.1/2: Zynq UltraScale+ MPSoC: PetaLinux デバイス ツリー ジェネレーターによってデュアル レーンの DisplayPort デザインで gtr_sel0 の極性が正しく設定されない

説明

デザインでは、DisplayPort のレーンを Dual Lower に設定しています。

個人の HDF を提供していますが、gtr_sel0 の極性がデバイス ツリー ジェネレーターによって正しく設定されないため、DisplayPort が Zynq UltraScale+ MPSoC 評価ボードで使用されません。

ソリューション

2017.1/2 リリースでの PetaLinux デバイス ツリー ジェネレーターでは、適切なデュアル レーン DisplayPort デバイス ツリー ノードが生成されません。

この問題を修正するには、次の手順に従います。

1) 添付のパッチを次のデバイス ツリーレシピに適用します。<plnx-proj-root>/project-spec/meta-user/recipes-bsp/device-tree/device-tree-generation_%.bbappend

注記: レシピへのパッチの適用方法は、『PetaLinux ツール資料リファレンス ガイド』 (UG1144) または http://www.wiki.xilinx.com/PetaLinux+Yocto+Tips を参照してください。

device-tree-generation_%.bbappend のファイルの内容:

SRC_URI_append ="\
    file://0001-Fix-for-gtr_sel0-polarity-correct-for-dual-lane-DP.patch \
"

FILESEXTRAPATHS_prepend := "${THISDIR}/files:"

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
0001-Fix-for-gtr_sel0-polarity-correct-for-dual-lane-DP.patch 929 Bytes PATCH
AR# 69248
日付 08/21/2017
ステータス アクティブ
種類 一般
デバイス
ツール
Boards & Kits