デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。
このデザイン アドバイザリでは、Kintex UltraScale＋ および Virtex UltraScale+ FPGA デザインに影響する問題をリストします。
2018 年 8 月 13 日のデザイン アドバイザリ
| (Xilinx Answer 71371) | UltraScale+ GTH GTY I、M、および Q グレードのデザイン アドバイザリ - 温度が極端に上昇するとデータ エラーが発生することがある |
2017 年 6 月 19 日のデザイン アドバイザリ
| (Xilinx Answer 69152) | デザイン アドバイザリ - コンポーネント モード プリミティブを使用した場合 (IOBUF を IOB=TRUE の IDDRE1、ISERDESE3、ODDRE1、OSERDESE3、または FDCE/FDPE/FDRE/FDSE と共に使用) に発生する双方向ロジックの問題を修正する Vivado 2017.1 用パッチ |
| (Xilinx Answer 69034) | 7 シリーズ、UltraScale、および UltraScale+ のデザイン アドバイザリ - 2016.3 より前のバージョンの Vivado に差動 I/O 規格のフライト タイム遅延が含まれていない |
| (Xilinx Answer 68832) | Vivado 2016.4 以前を使用した UltraScale FPGA、UltraScale+ FPGA、および Zynq UltraScale+ MPSoC eFUSE のプログラムに関するデザイン アドバイザリ アンサー | [SECURITY] |
| (Xilinx Answer 67645) | 7 シリーズおよび UltraScale アーキテクチャ FPGA のデザイン アドバイザリ - コンフィギュレーション フォールバックおよび POST_CRC の制限 | [SECURITY] |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 69152 | デザイン アドバイザリ - コンポーネント モード プリミティブを使用した場合 (IOBUF を IOB=TRUE の IDDRE1、ISERDESE3、ODDRE1、OSERDESE3、または FDCE/FDPE/FDRE/FDSE と共に使用) に発生する双方向ロジックの問題を修正する Vivado 2017.1 用パッチ | N/A | N/A |
| 67645 | 7 シリーズおよび UltraScale アーキテクチャ FPGA のデザイン アドバイザリ - コンフィギュレーション フォールバックおよび POST_CRC の制限 | N/A | N/A |
| AR# 69478 | |
|---|---|
| 日付 | 08/16/2019 |
| ステータス | アクティブ |
| 種類 | デザイン アドバイザリ |
| デバイス | |