AR# 69507

JESD204B (v7.0) - コアの共有ロジックを使用すると RXLPMEN の値が正しくなくなる

説明

JESD204B v7.0 コア (およびそれ以降) に対して [Include Shared Logic in core] の設定を使用すると、RXLPMEN はレーン 1 にのみ設定され、ほかのすべてのレーンは 0 に設定されます。

これが原因で、レーン 1 以外のすべてのレーンで正しくない等化モードが使用され、同期できなかったり、不安定なリンクになる可能性があります。

ソリューション

この問題を回避するには、最初に JESD204B PHY GUI の Configuration タブにある [Additional transceiver control and status ports] をオンにして、追加のトランシーバー ポートを引き出します。

すべての gt_rxlpmen 入力ビットをコアの外から 1 に駆動します。

この問題は、Vivado 2017.3 でリリースされる JESD204B コア (v7.2) で修正される予定です。

AR# 69507
日付 08/03/2017
ステータス アクティブ
種類 一般
IP