UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69573

UltraScale/UltraScale+ DDR4 IP - 2017.x のマルチコントローラー デザインのキャリブレーションが WRITE_DQS_TO_DQ (complex) でエラーになる - IBUF_LOW_PWR 属性 (2016.4 からのアップグレード)

説明

問題の発生したバージョン: DDR4 v2.2

修正バージョン: (Xilinx Answer 69035) 参照

2016.x では問題なく動作していた一部のデザインが、 2017.x にアップグレードした後に、キャリブレーションできなくなるケースがあります。

どのケースもデザインに複数のメモリ コントローラーがありました。稀なケースだと、アップグレード後に 1 つのコントローラーがキャリブレーションでき、残りはキャリブレーションできなくなります。 

2016.4 から 2017.1 にアップグレードしたときにこの問題がよく発生します。

また、1600 Mbps を超えるスピードでキャリブレーション エラーが発生するだけでなく、ハードウェア マネージャーで Memory IP が無効なコアとしてレポートされたり、WRITE_DQS_TO_DQ(COMPLEX) 中にキャリブレーション エラーがレポートされたりします。


 

注記: この動作は DDR4 マルチコントローラー デザインでのみで発生します。

1600 Mbps を超えるスピードで動作するメモリ コントローラーならどれでも、同じ動作が発生する可能性があります。

ソリューション

すべての DDR4 インターフェイスで、DQ、DM_DIB_N、DQS バスを IBUF_LOW_PWR FALSE に設定する必要があります。

これは配置配線後に設定する必要があります。

まず、配置配線後の DCP (インプリメンテーション後のデザイン) を開き、各 DDR4 インターフェイスに対し、次のコマンドを実行します。

set_property IBUF_LOW_PWR FALSE [get_ports {c0_ddr4_dm_dbi_n[*]}]
set_property IBUF_LOW_PWR FALSE [get_ports {c0_ddr4_dq[*]}]
set_property IBUF_LOW_PWR FALSE [get_ports {c0_ddr4_dqs_*]

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
69035 UltraScale/UltraScale+ DDR4 - Release Notes and Known Issues N/A N/A
AR# 69573
日付 12/22/2017
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール 詳細 概略
IP
このページをブックマークに追加