UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69903

2017.3 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2017.3 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2017 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER
This disclaimer is not a license and does not grant any rights to the materials distributed herewith.

Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and(2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of thepossibility of the same.

CRITICAL APPLICATIONS
Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

100M/1G TSN Subsystem (1.0)

* バージョン 1.0

* IP を一般リリース

10G Ethernet MAC (15.1)

* バージョン 15.1(Rev. 4)

* 一般: UltraScale および UltraScale+ デザインの 10G/25G Ethernet Subsystem の使用に関するメモを GUI に追加

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 10)

* 一般: UltraScale および UltraScale+ デザインの 10G/25G Ethernet Subsystem の使用に関するメモを GUI に追加

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet Subsystem (3.1)

* バージョン 3.1 (Rev. 6)

* 一般: UltraScale および UltraScale+ デザインの 10G/25G Ethernet Subsystem の使用に関するメモを GUI に追加

* 1 つまたは複数のサブコアでリビジョンを変更

10G/25G Ethernet Subsystem (2.3)

* バージョン 2.3

* 機能改善: CR 用にアップデート

* 機能改善: RSFEC およびランタイムのスイッチ依存をアップデート

* 機能改善: UltraScale+ のスピード グレード -1 および -1L 用に RUNTIME SWITCHING サポートを追加

* 機能改善: vcu118 ボードの IP インテグレーター ボード アシスタント機能をアップデート

* 機能改善: TXOUTCLKSEL および RXOUTCLKSEL 入力ポートは 3'b101 で駆動する必要がある

* 機能改善: ptp 1 ステップ コンフィギュレーションの tx_ptp_rxtstamp_in を削除

* 1 つまたは複数のサブコアでリビジョンを変更

1G/10G/25G Switching Ethernet Subsystem (1.0)

* バージョン 1.0

* GTHE4 サポートのある 1/10 Ethernet switching subsystem の初期リリース

1G/2.5G Ethernet PCS/PMA or SGMII (16.1)

* Version 16.1(Rev. 1)

* rxoutclk の不要な create_clock 制約を XDC から削除

* サンプル デザインの GT が選択されている場合、サンプル デザイン フォルダーのトランシーバー ファイルが誤ってダンプされる問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

40G/50G Ethernet Subsystem (2.3)

* バージョン 2.3

* 機能改善: CR

* 機能改善: vcu118 ボードの IP インテグレーター ボード アシスタント機能をアップデート

* その他: 連続パケットを送信するためのサポートを追加

* ポート変更 (未分類): デフォルト コンフィギュレーションの TXOUTCLKSEL および RSOUTCLKSEL ポートを追加

* ポート変更 (未分類): ptp 1 ステップ コンフィギュレーションの tx_ptp_rxtstamp_in を削除

* 1 つまたは複数のサブコアでリビジョンを変更

64-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

7 Series FPGAs Transceivers Wizard (3.6)

* バージョン 3.6 (Rev. 7)

* 変更なし

7 Series Integrated Block for PCI Express (3.3)

* バージョン 3.3 (Rev. 6)

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* 機能改善: xc7a12t、xc7a12ti、xc7a12tl、xc7a25t、xc7z25ti および xc7a25tl デバイスの cpg238 パッケージのサポートをイネーブル

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AMM AXI Bridge (1.0)

* バージョン 1.0

* Vivado での初期リリース

AXI 1G/2.5G Ethernet Subsystem (7.1)

* バージョン 7.1(Rev. 1)

* 一般: このコアのサブコアの変更に関しては、tri_mode_ethernet_mac v9.0 および gig_ethernet_pcs_pma v16_1 のコア変更ログを参照。

* 一般: SGMII (1588) の場合に axi_ethernet_buffer をイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: サンプル デザインのアップデート。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AMM Bridge (1.0)

* バージョン 1.0(Rev. 4)

* 一般: サンプル デザインのアップデート。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: サンプル デザインのアップデート。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 12)

* 一般: Block Memory Generator の代わりに XPM メモリを使用するように移行

AXI Bridge for PCI Express Gen3 Subsystem (3.0)

* バージョン 3.0 (Rev. 4)

* バグ修正: IP インテグレーターのキャンバスでのサンプル デザインの生成の問題を修正

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* バグ修正: 1 つのデザインに複数の PCIe IP をインスタンシエートできるように内部 RTL の命名規則をアップデート

* 機能改善: バイトごとのみのアクセスを許可するため、CFG_MGMT_* インターフェイス (ブロック ブリッジ アクセス) のスヌーピング ロジック処理にバイトイネーブルを追加

* 機能改善: ルート ポート コンフィギュレーションのプリフェッチ メモリ ベース/制限 32/64 ビット レジスタおよびメモリ ベース/制限レジスタをイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

AXI CAN (5.0)

* バージョン 5.0 (Rev. 17)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 14)

* 一般: サンプル デザインのアップデート。

* 一般: XPM FIFOを使用するため IP RTL をアップデート機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Chip2Chip Bridge (5.0)

* バージョン 5.0

* 機能改善: IP に AXI4 安全回路が追加

* 機能改善: I/O / レーン計算に変更があるため IP のバージョンをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 13)

* サブコア IP FIFO Generator を v13.2 にアップデート。FIFO Generator によるパス経路処理のため、IP クロッキングの XDC を低減。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 13)

* サブコア IP FIFO Generator を v13.2 にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 14)

* サブコア IP FIFO Generator を v13.2 にアップデート。FIFO Generator によるパス経路処理のため、IP クロッキングの XDC を低減。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 16)

* 一般: DRE の幅を 512 までサポート

* 一般: XPM FIFOを使用するため IP RTL をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 15)

* 一般: AXI Lite クロック ドメインが独立

* 一般: XPM FIFOを使用するため IP RTL をアップデート

* 一般: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EMC (3.0)

* バージョン 3.0 (Rev. 14)

* 一般: サンプル デザインのアップデート。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EPC (2.0)

* バージョン 2.0 (Rev. 17)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: FIFO Generator v13.2 を使用するため IP をアップデート

* 一般: XDC へのアップデート。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: レジスタのデフォルト値をレポートするため IP をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 18)

* 一般: XDC ファイルのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI IIC (2.0)

* バージョン 2.0 (Rev. 17)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 15)

* バグ修正: SYNCHRONIZATION_STAGES のデフォルト値を 2 から 3 にアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 10)

* 変更なし

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 4)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Memory Mapped To PCI Express (2.8)

* バージョン 2.8 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Multi Channel Direct Memory Access (1.0)

* バージョン 1.0

* 一般: 新規 IP

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 16)

* 機能改善: AXI4 スロットで ID 幅を 32 までサポート

* その他: FIFO Generator インスタンスを XPM FIFO に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Checker (2.0)

* バージョン 2.0

* 一般: ユーザー パラメーター専用の ENABLE_EXT_CHECKS を削除し、pc_status の幅を 160 に固定

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Firewall (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: カスタマイズ GUI の改善

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 13)

* 一般: XPM メモリを使用するためサンプル デザインをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 14)

* バグ修正: PROTOCOL パラメーターの値を変更すると、REG_* パラメーターへ値 9 を割り当ててもそれが失われる問題を修正。

* 新機能: 2x CLK でハーフ幅の TDM を含め、SLR 乗せ換えモードを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI SmartConnect (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: MTBF 特性を改善するため、非同期クロック変換で使用される同期化段のデフォルト数を 2 から 3 に変更

* バグ修正: 未定義のメタパラメーター SC_CONFIG_ALL を記述するログにエラー メッセージが時々表示されるカスタム GUI の問題を修正

* 機能改善: すべてのデバイスが AXI4-Lite で、同じクロックに同期していて、同じデータ幅で、SmartConnect のときのリソース使用率を改善。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: FIFO Generator v13.2 を使用するため IP をアップデート

* 一般: IP XDC をアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timebase Watchdog Timer (3.0)

* バージョン 3.0 (Rev. 6)

* 機能改善: タイマー間隔をプログラム可能

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timer (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Traffic Generator (3.0)

* バージョン 3.0

* 一般: 読み出し専用、書き込み専用、または読み出し/書き込み両用に M_AXI インターフェイスをアップデート

* 一般: XPM FIFO を使用するため IP RTL をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 15)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Verification IP (1.1)

* バージョン 1.1

* バージョンなしのパッケージ、インターフェイス、および PC

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Video Direct Memory Access (6.3)

* バージョン 6.3(Rev. 2)

* 機能改善: 書き込みパスに垂直方向のフリップ機能を追加

* その他: AXI4 Lite クロック ドメインをほかのクロック ドメインから隔離

* その他: XPM メモリを使用するためサンプル デザインをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 16)

* その他: 同期リセットを使用するため非同期リセットのフリップフロップを移動

* 1 つまたは複数のサブコアでリビジョンを変更

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 11)

* 機能改善: 同期リセットを使用するため非同期リセットのフリップフロップを移動

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 12)

* 一般: XDC 制約のクロックの CLK_SRC プロパティを削除機能上の変更はありません。

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 15)

* FIFO での変更に合わせて XDC をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 15)

* FIFO Generator v13.2 にアップデート

* FIFO での変更に合わせて XDC ttcl をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 13)

* リセット開始前に Valid/Ready 出力を 0 に初期化

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Protocol Checker (1.2)

* バージョン 1.2

* リセット パルス アサート チェックを追加

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 14)

* 新機能: レジスタ/スライスのタイプをユーザーが選択できるようにコンフィギュレーション GUI に REG_CONFIG パラメーターを表示 (デフォルトはそのまま変わらない)。

* 新機能: 2x CLK でハーフ幅の TDM を含め、SLR 乗せ換えモードを追加。

* 新機能: IP インテグレーター デザイン検証中にインターフェイス プロパティが固定値として処理されるようバイパス エンドポイント モードを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 14)

* Tlast アービトレーションのため Tvalid の Low サイクルを 0 にする

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Verification IP (1.1)

* バージョン 1.1

* バージョンなしのパッケージ、インターフェイス、および PC

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream to Video Out (4.0)

* バージョン 4.0 (Rev. 7)

* 一般: XPM_FIFO を使用するためコアをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Accumulator (12.0)

* バージョン 12.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Adder/Subtracter (加算/減算器) (12.0)

* バージョン 12.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 64B66B (11.2)

* Version 11.2(Rev. 2)

* 一般: FIFO Generator のバージョンをアップグレード。

* 一般: UltraScale アーキテクチャのトランシーバー ユーザー ガイドと一致するよう、UltraScale+ デバイスの RX_TERMINATION_PROG_VALUE の値の表示をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 8B10B (11.1)

* バージョン 11.1 (Rev. 2)

* 一般: XC7A12T、XC7A12Ti、XC7A25T、XC7A25Ti、XC7Z012S デバイスでのGTP 属性アップデート

* 一般: 標準 CC ロジックが、チャネルアップを待たずに、レーンアップ自体が発生した後にイネーブルに

* 一般: PPM の差が非常に大きいデュープレックス リンクのレーン初期化中のエラー処理のため、追加リセットをアサートするオプションのパラメーター C_DOUBLE_GTRXRESET を追加

* 一般: UltraScale アーキテクチャのトランシーバー ユーザー ガイドと一致するよう、UltraScale+ デバイスの RX_TERMINATION_PROG_VALUE の値の表示をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Binary Counter (12.0)

* バージョン 12.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Block Memory Generator (8.4)

* バージョン 8.4

* 一般: あるポートのリセット オプションがイネーブルになっている場合、デフォルトで安全回路オプションがイネーブルになる

CANFD (1.0)

* バージョン 1.0 (Rev. 7)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

CORDIC (6.0)

* バージョン 6.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

CPRI (8.8)

* Version 8.8

* ポート変更: 7 シリーズのパーツにオプションの出力ポート mmcm_locked_out を追加

* ポート変更: 24.3 G 対応コアの 8b10b ライン レートにオプションの出力ポート txusrclk_out をイネーブル

* ポート変更: 7 シリーズ デバイスのサポート終了の gt_reset_req および gt_reset_req_out ポートを削除

* 機能改善: 100G RS-FEC サポートのある UltraScale+ パーツの受信データ パスでハード FEC の追加をサポート

* 機能改善: GUI へフリーランニング クロック レート フィールドを追加。UltraScale GT ウィザードのリセット ブロックで使用される。

* その他: fifo_generator サブコアを XPM_FIFO に置き換え。

* 1 つまたは複数のサブコアでリビジョンを変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Clocking Wizard (5.4)

* Version 5.4(Rev. 2)

* その他: 内部 GUI 変更。カスタマー デザインへの影響はありません。Spartan 7 デバイスのサポートを追加

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Compact GT (1.0)

* バージョン 1.0

* 初期リリース

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Concat (2.1)

* バージョン 2.1 (Rev. 1)

* 変更なし

Constant (1.1)

* バージョン 1.1 (Rev. 3)

* 変更なし

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 12)

* 一般: VHDL ファイルのコメントをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

DDR3 SDRAM (MIG) (1.4)

* バージョン 1.4(Rev. 2)

* バグ修正: (Xilinx Answer 69827) 「UltraScale+ Memory IP - SFVB784 パッケージの PL メモリ インターフェイスのデータ レートが間違っている」

* 1 つまたは複数のサブコアでリビジョンを変更

DDR4 SDRAM (MIG) (2.2)

* バージョン 2.2(Rev. 2)

* バグ修正: (Xilinx Answer 69827) 「UltraScale+ Memory IP - SFVB784 パッケージの PL メモリ インターフェイスのデータ レートが間違っている」

* 機能改善: DDR4 ピンポン PHY モードのクラムシェル サポート

* 1 つまたは複数のサブコアでリビジョンを変更

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

DMA/Bridge Subsystem for PCI Express (PCIe) (4.0)

* バージョン 4.0

* バグ修正: IP インテグレーターのキャンバスでのサンプル デザインの生成の問題を修正

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* バグの修正: Include GT Wizard in example design モードに不足していたポートを追加

* バグ修正: UltraScale+ デバイスのみで GT DRP アドレス幅を修正

* バグ修正: cfg_err_cor_in または cfg_err_uncor_in 信号と XDMA ブリッジ内部レジスタとの間の接続を修正。複数の PF デザインで未使用の cfg_err_uncor_in ポートを削除

* バグ修正: M_AXIB_Wvalid および M_AXIB_AWready 信号の無効な依存関係を削除

* バグ修正: BAR がイネーブルになっていないときの RP AXI Bridge モードでのアドレス変換方法を修正

* バグ修正: 64 ビットの AXI/PCIe BAR のアドレス変換を修正

* 機能の改善: sys_clk に外部 BUFG_GT/SYNC をイネーブルにするオプションを追加

* 機能の改善: [Include GT Wizard in example design] モードを使用するときにサポート ラッパーに含まれている phy_clk モジュールを移動

* 機能改善: GT COMMON 共有サポートを追加

* 機能改善: VU7P、KU15P、ZU19 デバイスの Tandem サポートを追加

* 機能改善: xcvu33p、xazu4ev および xazu5ev デバイスのサポートを追加

* 機能改善: すべてのデバイスおよびパッケージのスピード グレード -1 および -2LV に対し、x8g3 コンフィギュレーション サポート

* その他: AXI ブリッジモードの s_axib_wuser および s_axib_ruser 信号を削除

* 1 つまたは複数のサブコアでリビジョンを変更

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Debug Bridge (3.0)

* バージョン 3.0

* Virtex UltraScale+ HBM デバイスの新規デバイス サポートを追加

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort (7.0)

* バージョン 7.0 (Rev. 6)

* バグ修正: PHY チェックをサポートするための IP レベルの PRBS7 アライメント

* バグ修正: 4K DCI RB2 タイミング サポート

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort RX Subsystem (2.1)

* バージョン 2.1

* 機能改善: サンプル デザイン サポート

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort TX Subsystem (2.1)

* バージョン 2.1

* バグ修正: PHY チェックをサポートするための IP レベルの PRBS7 アライメント

* バグ修正: 4K DCI RB2 タイミング サポート

* 機能改善: サンプル デザイン サポート

* 1 つまたは複数のサブコアでリビジョンを変更

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 12)

* 一般: 内部デバイス ファミリを変更。機能上の変更はなし

Divider Generator (5.1)

* バージョン 5.1 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Double Data Rate Sampling (1.0)

* バージョン 1.0

* 変更なし

ECC (2.0)

* バージョン 2.0 (Rev. 12)

* 変更なし

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

FEC 5G Common Utilities (1.0)

* バージョン 1.0

* 初期リリース

FIFO Generator (13.2)

* Version 13.2

* 機能改善: 非同期リセットが選択されているとき、ブロック RAM ベースの FIFO に対し、[Enable Safety Circuit] オプションをデフォルトにする

* 機能改善: [Enable Safety Circuit] オプションを選択すると、すべての出力がそれぞれのクロック ドメインに同期する

* 機能改善: [Enable Safety Circuit] オプションが選択されているとき、+ 60 の最低速クロック サイクルのリセット中、すべての出力が無効になる

* 機能改善: [Enable Safety Circuit] オプションが選択されていないとき、+ 30 の最低速クロック サイクルのリセット中、すべての出力が無効になる

* 機能改善: コアがリセットなしでコンフィギュレーションされていると FIFO Generator の出力が最初の数サイクル間 X になる可能性がある。 

ビヘイビアー シミュレーションの最初、FIFO にアクセスする前、最低速の 15 クロックサイクル間待機することを推奨。

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 9)

* 機能改善: パラレル入力の最大数を 64 から 256 に変更

* 1 つまたは複数のサブコアでリビジョンを変更

Fast Fourier Transform (9.0)

* バージョン 9.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Fibre Channel 32GFC RS-FEC (1.0)

* バージョン 1.0(Rev. 4)

* 一般: Virtex HBM UltraScale+ デバイス サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

FlexO 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 4)

* 一般: Virtex HBM UltraScale+ デバイス サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Floating-point (7.1)

* バージョン 7.1 (Rev. 5)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

G.709 FEC Encoder/Decoder (2.3)

* バージョン 2.3(Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Gamma LUT (1.0)

* バージョン 1.0

* 最初のバージョンをリリース

* プログラム可能なガンマ テーブルを使用して、ガンマ補正および任意のユーザー指定機能をサポート

* 3 つのチャネル独立ルックアップ テーブル

* 1、2、4、8 ピクセル幅の AXI4-Stream ビデオ インターフェイス

* ビデオ解像度を 60 fps で UHD までサポート

* 1 コンポーネントあたり 8 ビット/10 ビットをサポート

Gmii to Rgmii (4.0)

* バージョン 4.0 (Rev. 4)

* 変更なし

HDCP (1.0)

* バージョン 1.0 (Rev. 3)

* バグ修正: 割り込みマスク設定が割り込みラインをディアサートしない問題を修正

HDCP 2.2 Cipher (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: IRQ インターフェイス タイプ警告を修正

HDCP 2.2 Montgomery Modular Multiplier (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Random Number Generator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

HDCP 2.2 Receiver (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: クロスバー プロトコル モードを AXI4-Lite に上書き

HDCP 2.2 Transmitter (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: クロスバー プロトコル モードを AXI4-Lite に上書き

HDMI 1.4/3.0 Receiver (2.0)

* バージョン 1.1

* 変更なし

HDMI 1.4/3.0 Receiver Subsystem (2.0)

* バージョン 3.0

* バグ修正: すべてのプロセッサ ブロックの AXI マスター リセットを同期化

* バグ修正: HDMI 2.0 をサポートするため ACR コントローラーをアップデート

* バグ修正: ビデオ クロックがない場合の VTC レジスタを読み出すブロックをアップデート

* バグ修正: デフォルトが true になるようにサンプル デザイン C_HDMI_FAST_SWITCH をアップデート

* バグ修正: HDMI 2.0 ライン レートの断続的な RX ストリーム ロックの問題を修正

* バグ修正: 水平方向に前後のポーチが入れ替わる問題を修正

* バグ修正: カラー シフトの問題を修正

* バグ修正: HDCP 2.2 RxStatus を修正

* バグ修正: 完全動悸するように AXIS リセットをアップデート

* バグ修正: タイミング クロージャーを改善するため、4PPC 用に 150 MHz に AXIS クロックをアップデート

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (vid_phy_controller を v2.0 から v2.1 へ)

* 機能改善: サンプル デザインのトポロジ サポート (TX のみ、RX のみ、パススルー)

* 機能改善: サンプル デザインの VPHY コンフィギュレーション サポート (NI-DRU イネーブル/ディスエーブル、TXPLL 選択、RXPLL 選択)

* 機能改善: サンプル デザインの新規ボード サポート (ZCU102、ZCU106)

* 機能改善: サンプル デザインのサブコアのアドレス指定方法を自動割り当てから固定アドレスへ変更

HDMI 1.4/3.0 Transmitter (2.0)

* バージョン 2.0

* 変更なし

HDMI 1.4/3.0 Transmitter Subsystem (2.0)

* バージョン 3.0

* バグ修正: すべてのプロセッサ ブロックの AXI マスター リセットを同期化

* バグ修正: HDMI 2.0 をサポートするため ACR コントローラーをアップデート

* バグ修正: ビデオ クロックがない場合の VTC レジスタを読み出すブロックをアップデート

* バグ修正: デフォルトが true になるようにサンプル デザイン C_HDMI_FAST_SWITCH をアップデート

* バグ修正: Vivado DRC 警告を修正するため同期 AXIS をインプリメント

* バグ修正: 完全動悸するように AXIS リセットをアップデート

* バグ修正: ビデオ マスクに YUV420 および YUV444 サポートを追加

* バグ修正: クロックを長く続かせるため DDC ペリフェラルをアップデート

* バグ修正: タイミング クロージャーを改善するため、4PPC 用に 150 MHz に AXIS クロックをアップデート

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (vid_phy_controller を v2.0 から v2.1 へ)

* 機能改善: サンプル デザインのトポロジ サポート (TX のみ、RX のみ、パススルー)

* 機能改善: サンプル デザインの VPHY コンフィギュレーション サポート (NI-DRU イネーブル/ディスエーブル、TXPLL 選択、RXPLL 選択)

* 機能改善: サンプル デザインの新規ボード サポート (ZCU102、ZCU106)

* 機能改善: サンプル デザインのサブコアのアドレス指定方法を自動割り当てから固定アドレスへ変更

High Speed SelectIO Wizard (3.2)

* バージョン 3.2(Rev. 2)

* バグ修正: UltraScale+ デバイスの PLL の M および D の範囲をアップデート

* 新機能: ビットスリップが開始する前に RXBITSLICE 出力を可能にするオプションを追加

* 新機能: PLL 入力周波数の推奨セットを追加

* その他: 遅延値が 0 以外の値になっているエッジ アラインの RX デザインをユーザーがなるべく使用しないように GUI に警告メッセージを追加

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 16)

* 変更なし

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 16)

* デバイス別の制約をアップデート

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 16)

* 変更なし

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 13)

* cfgclk に使用されている BUFG をロックするため XDC をアップデート

IBERT UltraScale GTH (1.3)

* バージョン 1.3 (Rev. 8)

* サポート デバイス リストをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT UltraScale GTY (1.2)

* バージョン 1.2 (Rev. 8)

* 新規 Virtex および Zynq デバイス ファミリのデバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 200G RS-FEC (1.0)

* バージョン 1.0

* 一般: コアの最初のバージョン

IEEE 802.3 25G RS-FEC (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: Virtex HBM UltraScale+ デバイス サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 400G RS-FEC (1.0)

* バージョン 1.0

* コアの最初のバージョン

IEEE 802.3 50G RS-FEC (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: Virtex HBM UltraScale+ デバイス サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3bj 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 10)

* 一般: Virtex HBM UltraScale+ デバイス サポートを追加。

* 一般: リセットのでの TX FEC バイパス制御のサンプリングを変更: Rx クロックが実行していなくても正しくサンプリングされるようになりました。

* 一般: IEEE 802.3 バージョン リクエスト 1299 に従いアライメント マーカー監視を追加

* 1 つまたは複数のサブコアでリビジョンを変更

ILA (Integrated Logic Analyzer) (6.2)

* バージョン 6.2(Rev. 4)

* 新規 Virtex UltraScale+ HBM デバイス サポートの追加

IOModule (3.1)

* バージョン 3.1(Rev. 2)

* 一般: 同期化用にインスタンシエートされたプリミティブを使用。機能上の変更はなし。

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

In System IBERT (1.0)

* バージョン 1.0(Rev. 4)

* RXRATE ポートの同期化ロジックをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Interlaken 150G (2.3)

* バージョン 2.3

* 機能改善: CR

* 機能改善: vcu118 ボードの IP インテグレーター ボード アシスタント機能をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 (7.2)

* Version 7.2

* バグ修正: コアに共有ロジックが使用されている場合に RXLPMEN が間違った値になる問題を修正。 (Xilinx Answer 69507) を参照。

* バグ修正: PRBS15 が選択されている場合、TX PRBSSEL ビットが D21.5 をイネーブルにするために間違って設定される問題を修正

* 機能改善: SYSREF ALWAYS = 1 のとき、間違ってアラインされた SYSREF に自動的にコアが再同期化

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 PHY (4.0)

* バージョン 4.0

* バグ修正: FAXI-Lite またはトランシーバー デバッグがイネーブルになっていない場合、RXLPMEN の値が間違いになる問題を修正。(Xilinx Answer 69508) を参照

* バグ修正: CPLL が使用されておらず AXI-Lite がイネーブルになっていない場合、CPLL_PD の値が間違う問題を修正(Xilinx Answer 69510) を参照

* 機能改善: IP コアに JESD204B か JESD204C かを選択するオプションを追加。これで 32/64 オプションが上書きされます。

* 機能改善: 8B10B 信号ポートを JESD204C IP コアに追加

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204C (2.0)

* バージョン 2.0

* 機能改善: FEC エンコーダーおよびデコーダーを追加

* 機能改善: 8b10b 信号ポートを PHY インターフェイスに追加

* その他: 規格変更により CRC および CMD モードのメダビットのビット位置をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

JTAG to AXI Master (1.2)

* バージョン 1.2(Rev. 4)

* FIFO Generator バージョンのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

LDPC Encoder/Decoder (1.0)

* バージョン 1.0

* 一般: 初期リリース

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 13)

* 機能改善: XPM メモリのサポートを追加

* その他: XA Zynq UltraScale+ および XA Spartan-7 デバイスのサポートを追加

LPDDR3 SDRAM (MIG) (1.0)

* バージョン 1.0(Rev. 2)

* バグ修正: (Xilinx Answer 69827) 「UltraScale+ Memory IP - SFVB784 パッケージの PL メモリ インターフェイスのデータ レートが間違っている」

* 1 つまたは複数のサブコアでリビジョンを変更

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE RACH Detector (3.1)

* バージョン 3.1

* 一般: クロック イネーブルを提供するため、オプションの clken ピンを追加

* 一般: オプションの axiclk ピンを追加。イネーブルになっている場合、AXIレジスタ インターフェイスの別のクロック ドメインを提供

* 一般: オプションの axiclken ピンを追加。オプションのクロック イネーブルを axiclk ドメインに提供

* 1 つまたは複数のサブコアでリビジョンを変更

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 13)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 9)

* 変更なし

MIPI CSI-2 Rx Controller (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

MIPI CSI-2 Rx Subsystem (3.0)

* バージョン 3.0

* ポート変更: *mipi_phy_if インターフェイスとして *rxp、*rxn ポートをグループ化

* 新機能: サンプル デザインを追加

* 新機能: ZCU102 HPC0 上の FMC LI-IMX274MIPI-FMC V1.0 ボードサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

MIPI CSI-2 Tx Subsystem (2.0)

* バージョン 2.0

* ポート変更: *mipi_phy_if インターフェイスとして *txp、*txn ポートをグループ化

* バグ修正: MIPI CSI-2 Tx コントローラー - コントローラーの準備完了動作で MIPI D-PHY 初期化完了が考慮される

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI D-PHY (4.0)

* バージョン 4.0

* ポート変更: 7 シリーズの D-PHY TX IP コンフィギュレーションに cl_tst_clk_out、dl_tst_clk_out、cl_tst_clk_in および dl_tst_clk_in ポートを追加

* ポート変更: *mipi_phy_if インターフェイスとして *txp、*txn、*rxp, *rxn ポートをグループ化

* バグ修正: D-PHY RX IP コンフィギュレーションのulpsactivenot アサートを修正

* バグ修正: 7 シリーズ TX コンフィギュレーションに BUFIO を追加

* バグ修正: D-PHY RX コンフィギュレーションの未接続 mmcm_lock_out ポートを削除

* バグ修正: 7 シリーズの D-PHY RX IP コンフィギュレーションで IODELAY グループ名をダイナミックに変更するようにアップデート

* バグ修正: UltraScale+ D-PHY RX コンフィギュレーションの FIFO_WRCLK_OUT 制約をアップデート

* バグ修正: OBUFTDS コンフィギュレーションの 7 シリーズ D-PHY TX IP でのオーバーシュートの問題を修正するためハイ スピード モードを低電力モードに変更

* 新機能: ZCU102 HPC0 上の FMC LI-IMX274MIPI-FMC V1.0 ボードサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 4)

* 変更なし

MIPI DSI Tx Subsystem (2.0)

* バージョン 2.0

* ポート変更: *mipi_phy_if インターフェイスとして *txp、*txn ポートをグループ化

* 新機能: ZCU102 HPC0 上の FMC LI-IMX274MIPI-FMC V1.0 ボードサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Mailbox (2.1)

* バージョン 2.1 (Rev. 8)

* 機能改善: FIFO リセット機能を追加

* その他: 非同期 FIFO に同期リセットを使用

Memory Helper Core (1.4)

* Version 1.4

* 変更なし

Memory Interface Generator (MIG 7 Series) (4.0)

* バージョン 4.0 (Rev. 5)

*一般: Vivado 2017.3 ソフトウェアをサポート。

* 一般: CPG236 パッケージの FPGA サポートを追加

MicroBlaze (10.0)

* バージョン 10.0 (Rev. 4)

* バグ修正: 合成エラーを引き起こしていたビクティム キャッシュ アドレス サイズの計算を修正。問題の発生したバージョン: 10.0。拡張アドレスおよび MMU 仮想モードをイネーブルにしている命令ビクティム キャッシュを使用していると、パフォーマンス最適化が行われている場合のみ発生する。

* バグ修正: M_AXI_DC の未処理書き込み数が最大数 31 を超えると、書き込みが行われなくなるよう修正。キャッシュ可能なアドレス幅に書き込みが実行されているときにデータ キャッシュがイネーブルになっている場合にのみ発生。

* 機能改善: マイクロコントローラー、リアルタイム、およびアプリケーションのプリセット コンフィギュレーション

* 機能改善: 拡張デバッグ イベント トレースを追加

* 機能改善: XPM メモリのサポートを追加

* その他: XA Zynq UltraScale+ および XA Spartan-7 デバイスのサポートを追加

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 11)

* 機能改善: パラレル デバッグ インターフェイスを AXI に設定するオプションを追加

* 機能改善: ザイリンクス仮想ケーブル (XVC) のデバッグ接続をサポート

MicroBlaze MCS (3.0)

* バージョン 3.0 (Rev. 6)

* 機能改善: XPM メモリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Multiplier (12.0)

* バージョン 12.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Mutex (2.1)

* バージョン 2.1 (Rev. 8)

* 変更なし

PCIe PHY IP (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: UltraScale デバイスの pipe_clk 制約をアップデート

* 機能改善: xcvu9p デバイス サポートを追加

* 機能改善: UltraScale ファミリの GT ウィザードのサブ IP のバージョンを v1_5 から v1_7 へアップデート

* 機能改善: UltraScale+ デバイスの GT DRP ポートをイネーブルにするオプションを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Controller (1.2)

* バージョン 1.2

* バグ修正: リセットがリリースされた後のクロック サイクルで RESTART コマンドが出力されると、VSM が SHUTDOWN に留まるコーナー ケースを修正。

* バグ修正: ソフトウェア起動の PROCEED コマンドが (AXI-LITE を使用して出力) 出力された 1 クロック以内にソフトウェア シャットダウンの PROCEED コマンド (AXIS を使用して出力) が見られないという稀なコーナーケースを修正。

* 新機能: ビットストリーム圧縮のサポートを追加

* その他: fifo_generator から xpm_fifo を使用するように変更

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Decoupler (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: 不要な HD.CLK_SRC プロパティを削除するため OOC XDC ファイルを変更

Peak Cancellation Crest Factor Reduction (6.1)

* バージョン 6.1 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 12)

* 一般: POR 値で初期化された出力をリセット

QDRII+ SRAM (MIG) (1.4)

* Version 1.4(Rev. 2)

* 2017.3 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM (MIG) (2.0)

* バージョン 2.0(Rev. 2)

* 2017.3 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM PHY IP (2.0)

* バージョン 1.2

* 変更なし

QSGMII (3.4)

* Version 3.4(Rev. 1)

* バグ修正: GTXE2 デバイスで、Resetdone のマッピングを CPLLLOCK から resetdone_tx および resetdone_rx の組み合わせに変更

* 1 つまたは複数のサブコアでリビジョンを変更

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 11)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

RLDRAM3 (MIG) (1.4)

* Version 1.4(Rev. 2)

* バグ修正: (Xilinx Answer 69827) 「UltraScale+ Memory IP - SFVB784 パッケージの PL メモリ インターフェイスのデータ レートが間違っている」

* 機能改善: シスコのキャリブレーション コードをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

RXAUI (4.4)

* Version 4.4(Rev. 1)

* 一般: 特定の Artix デバイスの RXLPM_BIAS_STARTUP_DISABLE の GT ウィザード設定をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 12)

* バグ修正: S_AXIS_CTRL チャネル入力があると発生する可能性のあった問題をこのリビジョンで修正。 

任意データが書き込まれる前に 1 つの制御値が書き込まれると、コード全体が入力されるまでの間 s_axis_input_tready が High のままになる。 (Xilinx Answer 69370) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

S/PDIF (2.0)

* バージョン 2.0 (Rev. 17)

* 一般: FIFO Generator v13.2 を使用するため IP をアップデート

* 一般: IP XDC へのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

SC EXIT (1.0)

* バージョン 1.0 (Rev. 5)

* 機能改善: ワイド マスターから AXI4-Lite スレーブに書き込むとき、WSTRB がすべて 0 になるワードが書き込まれなくなる。

* 機能改善: 低エリア ソリューションにシングル出力モードを追加。

* 機能改善: M_MAX_BURST_LENGTH の範囲を拡張: 0 の場合、スプリッターが低エリアの QOR をバイパスする。

SC MMU (1.0)

* バージョン 1.0 (Rev. 5)

* 機能改善: 低エリア ソリューションにシングル出力モードを追加。

SC SI_CONVERTER (1.0)

* バージョン 1.0 (Rev. 5)

* 機能改善: 低エリア ソリューションにシングル出力モードを追加。

SC SPLITTER (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

SC TRANSACTION_REGULATOR (1.0)

* バージョン 1.0 (Rev. 6)

* 機能改善: 低エリア ソリューションにシングル出力モードを追加。

SDI RX to Video Bridge (2.0)

* バージョン 2.0

* UHDSDI RX サブシステムの非表示サブコアとして使用

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

SMPTE UHD-SDI (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: UltraScale+ ファミリ サポートを追加

SMPTE UHD-SDI RX (1.0)

* バージョン 1.0

* 初期リリース

SMPTE UHD-SDI RX SUBSYSTEM (1.0)

* バージョン 1.0

* 新機能: ZCU106 ボードのサンプル デザインをベースにしたパススルーを追加

* 新機能: SMPTE ST 259 のサポート: 270 Mb/s で SD-SDI

* 新機能: SMPTE RP 165 のサポート: SD-SDI の EDH

* 新機能: SMPTE ST 292 のサポート: HD-SDI (1.485 Gb/s および 1.485/1.001 Gb/s)

* 新機能: SMPTE ST 372 のサポート: デュアル リンク HD-SDI

* 新機能: SMPTE ST 424 のサポート: 2.97 Gb/s および 2.97/1.001 Gb/s でマップする ST 425-x によりマップされたデータでの 3G-SDI

* 新機能: SMPTE ST 2081-1 のサポート: 5.94 Gb/s および 5.94/1.001 Gb/s でマップする ST 2081-x によりマップされたデータでの 1G-SDI

* 新機能: SMPTE ST 2082-1 のサポート: 11.88 Gb/s および 11.88/1.001 Gb/s でマップする ST 2082-x によりマップされたデータでの 12G-SDI

* 新機能: SMPTE ST 352 のサポート: ペイロード ID パケット

* 新機能: AXI4-Lite インターフェイス サポート

* その他: 初期リリース

SMPTE UHD-SDI TX (1.0)

* バージョン 1.0

* 初期リリース

SMPTE UHD-SDI TX SUBSYSTEM (1.0)

* バージョン 1.0

* 新機能: SMPTE ST 259 のサポート: 270 Mb/s で SD-SDI

* 新機能: SMPTE ST 292 のサポート: HD-SDI (1.485 Gb/s および 1.485/1.001 Gb/s)

* 新機能: SMPTE ST 372 のサポート: デュアル リンク HD-SDI

* 新機能: SMPTE ST 424 のサポート: 2.97 Gb/s および 2.97/1.001 Gb/s でマップする ST 425-x によりマップされたデータでの 3G-SDI

* 新機能: SMPTE ST 2081-1 のサポート: 5.94 Gb/s および 5.94/1.001 Gb/s でマップする ST 2081-x によりマップされたデータでの 1G-SDI

* 新機能: SMPTE ST 2082-1 のサポート: 11.88 Gb/s および 11.88/1.001 Gb/s でマップする ST 2082-x によりマップされたデータでの 12G-SDI

* 新機能: SMPTE ST 352 のサポート: ペイロード ID パケット

* 新機能: AXI4-Lite インターフェイス サポート

* その他: 初期リリース

SPI-4.2 (13.0)

* バージョン 13.0 (Rev. 11)

* IP ステータスをサポート非継続 (discontinued) に変更。

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 9)

* 変更なし

Sensor Demosaic (1.0)

* バージョン 1.0

* 最初のバージョンをリリース

* 2 種類の補間方法で最適化 (より鮮明な画像詳細、優れたフリンジ耐性)

* オプションの水平方向フィルターでジッパー アーチファクトを低減

* 1、2、4、8 ピクセル幅の AXI4-Stream ビデオ インターフェイス

* ビデオ解像度を 60 fps で UHD までサポート

* コンポーネントあたり 8、10、12、16 ビットをサポート

Serial RapidIO Gen2 (4.1)

* バージョン 4.1(Rev. 1)

* 一般: コア生成中のファイル呼び出しの変更。出力ファイルには影響なし。

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect AXI2SC Bridge (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SmartConnect Node (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: SLR デザインでのタイミング クロージャを改善するためのリセット フロップのアップデート

SmartConnect SC2AXI Bridge (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SmartConnect Switchboard (1.0)

* バージョン 1.0 (Rev. 4)

* 変更なし

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 10)

* 「CRITICAL WARNING:[Timing 38-282] Negative SETUP slack violation (7s75-fgga676)」というクリティカル警告を修正。 また、一部の 7 シリーズ デバイスの SEM コントローラーの推奨 Pblock をクリーンアップ。

Switch Core Top (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

System Cache (4.0)

* バージョン 4.0 (Rev. 3)

* バグ修正: ジェネリック AXI スレーブ ポートのみを使用しているとき 64 ビットのマスター AXI データ幅を使用可能

* バグ修正: アービトレーション中に AXI ジェネリック ポートでのトランザクションが失われるのを回避

* 機能改善: XPM メモリのサポートを追加

* 機能改善: AXI バス インターフェイス デザイン ルール チェックを改善

* その他: XA Zynq UltraScale+ および XA Spartan-7 デバイスのサポートを追加

System ILA (1.1)

* バージョン 1.1

* PC_status が変更になったため、IP のマイナー バージョンが 1.1 に変更

* プロトコル チェッカーのポート幅

* プロトコル チェッカーのバージョンをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

System Management Wizard (1.3)

* バージョン 1.3 (Rev. 6)

* 一般: 内部 GUI アップデート。カスタマー デザインへの影響はありません。

TMR Comparator (1.0)

* バージョン 1.0(Rev. 1)

* 機能改善: 最大周波数を改善するため入力レジスタを追加

* 機能改善: 追加バス インターフェイスの追加

* 機能改善: トレース インターフェイスの拡張アドレスをサポート

* その他: プロダクション リリース

* 1 つまたは複数のサブコアでリビジョンを変更

TMR Inject (1.0)

* バージョン 1.0(Rev. 1)

* 機能改善: LMB レジスタのアクセス タイミングを改善

* 機能改善: LMB レジスタ インターフェイスの拡張アドレスをサポート

* その他: プロダクション リリース

TMR Manager (1.0)

* バージョン 1.0(Rev. 1)

* バグ修正: サンプル デザインでの VCU118 ボードのサポート

* 機能改善: LMB レジスタのアクセス タイミングを改善

* その他: プロダクション リリース

TMR Soft Error Mitigation Interface (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: プロダクション リリース

* 一般: XA Zynq UltraScale+ および XA Spartan-7 デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

TMR Voter (1.0)

* バージョン 1.0(Rev. 1)

* 機能改善: ロックステップ入力バス インターフェイスの接続に使用されるヴォーターをイネーブルにするためのパラメーターを追加

* 機能改善: 追加バス インターフェイスの追加

* 機能改善: トレース インターフェイスの拡張アドレスをサポート

* その他: プロダクション リリース

TSN Tri Mode Ethernet MAC (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 4)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 9)

* バグ修正: ユーザーが挿入したエラー中にフレーム チェック エラーが間違ってフラグされるデモ テストベンチでのバグを修正 (2.5 G の場合)

* 1 つまたは複数のサブコアでリビジョンを変更

UHD-SDI GT (1.0)

* バージョン 1.0

* 初期リリース

UltraScale 100G Ethernet Subsystem (2.3)

* バージョン 2.3

* ポート変更: s_axi_pm_tick ポートを pm_tick にアップデート

* ポート変更: コア コンフィギュレーションの共有ロジックを使用してイネーブルになっている rs_fec に rx_serdes_clk 出力ポートを追加

* 機能改善: AN/LT コンフィギュレーションに AXI4-Lite のサポートを追加

* その他: サンプル デザインのバーストだけでなく、連続パケットのストリーミングをサポート

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.4)

* Version 4.4

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* バグ修正: [RX EQ Auto Adapt] がイネーブルのとき、Sys_Clk と Pipe_Clk との間の安全でなかったタイミング パスを修正

* 機能改善: KCU1500 ザイリンクス開発ボードをイネーブル

* 機能改善: cfg_dsn 入力の Tandem 段 1/段 2 のマルチプレクサを削除。段 1/段 2 の操作に必要な値をユーザーが設定することができます。

* その他: MSI-X がイネーブルのとき、cfg_interrupt_msi_function_number ポートをイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGAs Transceivers Wizard (1.7)

* バージョン 1.7(Rev. 1)

* 機能改善: GTY-3G_SDI/HD_SDI/HDMI の新トランシーバー コンフィギュレーション プリセット オプションを追加

* 機能改善: GTY-DisplayPort_5_4G/DisplayPort_2_7G/DisplayPort_1_62G の新トランシーバー コンフィギュレーション プリセット オプションを追加

* その他: UltraScale アーキテクチャのトランシーバー ユーザー ガイドと一致するよう、UltraScale+ デバイスの RX_TERMINATION_PROG_VALUE の値の表示をアップデート

* その他: 16.375 Gb/s を超えるライン レートの GTYE3/GTYE4 基準クロック共有の選択肢を改善

* その他: DRP に必要な追加タイミング制約処理のため、GTHE4 ES デバイスに条件付きで新しい XDC 制約を追加

* その他: GTHE4 デバイスの PCIe Gen2/3 最大対応のデザインで属性をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale Soft Error Mitigation (3.1)

* バージョン 3.1 (Rev. 5)

* XA Zynq UltraScale+ デバイスのサポートを追加

* HBM UltraScale+ デバイスのサポートを追加

* SSI Virtex UltraScale+ サポートのアップデート。分類、ピーク、診断スキャンを含むすべての機能をインプリメント。この IP の古いバージョンは使用しないでください。

* サポートされている最大周波数 125 MHz でタイミングが満たされない XCVU13P デザインの問題を修正。(Xilinx Answer 68938) を参照。

* UltraScale VU190 および VU440 デバイスでの警告を修正するため重複の Pblock をアップデート。

* SEM コントローラーが診断スキャンを実行している間に cap_rel がアサートされると、SEM コントローラーが予定より早く cap_req をアサートしてしまい、スキャンが完了するまで IP がアイドル状態にならない。

UltraScale+ 100G Ethernet Subsystem (2.4)

* バージョン 2.4

* ポート変更: s_axi_pm_tick ポートを pm_tick にアップデート

* 機能改善: CAUI10 モードの TX OTN サポートを追加

* 機能改善: AN/LT コンフィギュレーションに AXI4-Lite のサポートを追加

* 機能改善: VCU118 ボードの IP インテグレーター ボード サポートをアップデート

* その他: サンプル デザインのバーストだけでなく、連続パケットのストリーミングをサポート

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express 4c Integrated Block (1.0)

* バージョン 1.0

* 初期リリース

UltraScale+ PCI Express Integrated Block (1.3)

* バージョン 1.3

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* バグ修正: Include GT Wizard in example design モードの問題を修正

* 機能の改善: sys_clk に外部 BUFG_GT/SYNC をイネーブルにするオプションを追加

* 機能の改善: Include GT Wizard in example design モードを使用するときにサポート ラッパーに含まれている phy_clk モジュールを移動

* 機能改善: GT COMMON 共有オプションを追加

* 機能改善: SIMULATION 定義を使用して Tandem をシミュレーションするサポートを追加。この定義が設定されていると、design_switch がアサートされ、コアが段 2 を読み込んでいるかのように動作します。

* 機能改善: cfg_dsn 入力の Tandem 段 1/段 2 のマルチプレクサを削除。段 1/段 2 の操作に必要な値をユーザーが設定することができます。

* 機能改善: xazu4ev および xazu5ev デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Universal Serial XGMII Ethernet Subsystem (1.0)

* バージョン 1.0

* 一般: 新規 IP

Utility Reduced Logic (2.0)

* バージョン 2.0 (Rev. 3)

* 変更なし

Utility Vector Logic (2.0)

* バージョン 2.0 (Rev. 1)

* 変更なし

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 17)

* Spartan-7 オートモーティブ デバイスをサポート

Video Color Space Conversion and Correction (1.0)

* バージョン 1.0 (Rev. 8)

* 新機能: YUV 420 ビデオ フォーマットをサポートするため、パラメーター ENABLE_420 を追加。既存の IP インスタンスは変わりません。

* 機能改善: 入力のビデオ フォーマットを出力ビデオ フォーマットに変換するサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video Deinterlacer (5.0)

* バージョン 5.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Read (2.0)

* バージョン 2.0

* 機能改善: 半平面フォーマットの 2 番目のバッファー ポインターを追加

* 機能改善: メモリ マップドの AXI4 インターフェイスに 64 ビット アドレスを追加

* 機能改善: RGBA および YUVA 4:4:4 のストリーミング フォーマットを追加

* 機能改善: RGBA8、BGRA8、BGRX8、YUVA8、および UYVY8 のメモリ フォーマットを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Write (2.0)

* バージョン 2.0

* 機能改善: 半平面フォーマットの 2 番目のバッファー ポインターを追加

* 機能改善: メモリ マップドの AXI4 インターフェイスに 64 ビット アドレスを追加

* 機能改善: BGRX8 および UYVY8 のメモリ フォーマットを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Scaler (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video In to AXI4-Stream (4.0)

* バージョン 4.0 (Rev. 7)

* バグ修正: YUV420 リマッピングの問題を修正

* その他: XPM_FIFO を使用するためコアをアップデート

Video Letterbox Engine (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Mixer (2.0)

* バージョン 2.0

* 機能改善: 半平面フォーマットの 2 番目のバッファー ポインターを追加

* 機能改善: メモリ マップドの AXI4 インターフェイスに 64 ビット アドレスを追加

* 機能改善: 32 および 64 ビットのアドレス指定を処理するためレジスタ マップ オフセットの再順序付け

* 機能改善: UYVY8 および BGRX8 メモリ フォーマットを追加

* 機能改善: RGBA および YUVA444 のピクセルごとのアルファ ストリーミングを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 14)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

Video PHY Controller (2.1)

* バージョン 2.1

* バグ修正: TX および RX の MMCM ロックの割り込みを追加

* バグ修正: GTHE4 のレジスタに GTPOWERGOOD 信号を接続

* バグ修正: HDMI の TX 基準クロックの Ready Invert サポートを追加

* バグ修正: CPLL Cal 制御レジスタの CDC を訂正

* バグ修正: GTHE2 の DP プロトコル サポートを削除

Video Processing Subsystem (2.0)

* バージョン 2.0 (Rev. 6)

* 機能改善: カラー空間のみへのフォーマット変換機能を追加 (RGB、YUV 4:4:4、YUV 4:2:2、YUV 4:2:0 の間で変換)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Test Pattern Generator (7.0)

* バージョン 7.0 (Rev. 8)

* 一般: シミュレーション サンプル デザインで AXI Verification IP をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 11)

* バグ修正: 連続 AXI4-Lite トランザクションの CDC ハンドシェイク問題を修正

* バグ修正: バック ポーチの最終ピクセルと同時になるように vblank のディアサートを修正

Video Vertical Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Vertical Scaler (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video to SDI TX Bridge (2.0)

* バージョン 2.0

* UHDSDI TX サブシステムの非表示サブコアとして使用

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.3)

* バージョン 4.3

* バグ修正: JTAG デバッガーの LTSSM グラフの矢印の色をアップデート

* バグ修正: 非同期クロッキング モードの無効なタイミング アークを削除するため IP 制約ファイルをアップデート

* その他: MSI-X がイネーブルのとき、cfg_interrupt_msi_function_number ポートをイネーブル

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

XADC Wizard (3.3)

* バージョン 3.3 (Rev. 4)

* バグ修正: ADC 変換レートの範囲を修正

XAUI (12.3)

* Version 12.3(Rev. 1)

* 一般: 特定の Artix デバイスの RXLPM_BIAS_STARTUP_DISABLE の GT ウィザード設定をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

XHMC (1.0)

* バージョン 1.0 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 11)

* 一般: C モデルでのコメント変更(機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

ZYNQ UltraScale+ VCU (1.0)

* バージョン 1.0

* 変更なし

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 6)

* 次のデバイスの DDR ピン情報サポートを修正。

* xc7z007sclg400、xc7z014sclg400、xc7z014sclg484、xc7z012sclg485

ZYNQ7 Processing System VIP (1.0)

* バージョン 1.0 (Rev. 2)

* パッケージ、インターフェイス、および PC AXI VIP のバージョンに関係なくインターフェイスを使用

Zynq UltraScale+ MPSoC (3.1)

* バージョン 3.1

* 新機能:

* 1. 分数クロッキング イネーブル オプションは、精度を高めるため DP_VIDEO および DP_AUDIO ペリフェラルのみで Vivado で提供。

* クロッキング. このオプションがイネーブルになっていると、フィードバック値の分数値が対応する PLL に合わせてコンフィギュレーションされます。

* 2.DDR プリセットの読み込み: 工場出荷時点のプリセット値を読み込みます。 

これらのプリセットが読み込まれると、DDR4 コンフィギュレーションが自動的に読み込まれます。 

各プリセットは、メモリ インターフェイス デバイスの周波数により、実際のインターフェイス周波数が要求されているものと同様であることが検証されていると想定しています。

* 現時点では、ザイリンクスからこれらのプリセットが提供されています。

  • DDR4_KINGSTON_KVR21SE15S8: このコンフィギュレーションは KINGSTON DDR4 パーツ、KVR21SE15S8/4 用です。
  • DDR4_MICRON_MT40A256M16GE_083E: このコンフィギュレーションは MICRON DDR4 パーツ、 MT40A256M16GE 083E 用です。
  • DDR4_SAMSUNG_K4A8G165WB_BCRC: このコンフィギュレーションは SAMSUNG DDR4 パーツ、 K4A8G165WB BCRC 用です。

* 修正された問題:

  1. SMMU レジスタ 0xFD5F0018 が常に、IOU セキュア/非セキュア アクセス レジスタの間違った初期化の一部として 0x8000001F で初期化されます。
  2. LPDDR4 ECC がイネーブルのとき自動的にイネーブルになる PSU_DDRC_ENABLE_LP4_HAS_ECC_COMP パラメーターを追加。ユーザーは、ECC ボードをテストするとき、ECC はディスエーブルのまま、ECC ボタンをイネーブルにせずにこのパラメーターをイネーブルにできます。
  3. DDR4 JEDEC 仕様と一致させるため、DDR4 tCK スピードの bin バウンダリを 1 ps 分変更。

  4. * 4.SD0 SD 2.0 で EMIO HDL ラッパーバス幅を 4 ビットに訂正。

  5. * 5.USB2.0 は USB3.0 GTR からは独立して機能するようになりました。

  6. * 6.温度制御リフレッシュ モード でファイン グレイン リフレッシュ モード = 1X を指定できます。PS DDR 温度制御リフレッシュには 1X のリフレッシュ モードが必要です。

  7. * 7.デフォルトの PS to PL AXI インターフェイス幅を変更: LPD は 32 ビット幅で、HPD は両方共 128 ビットです。

  8. * 8.DDR4-2400T スピード ビンを追加。

axi_msg (1.0)

* バージョン 1.0

* 一般: 新規 IP

axi_sg (4.1)

* バージョン 4.1 (Rev. 7)

* AXI SG は XPM FIFO を使用

* 1 つまたは複数のサブコアでリビジョンを変更

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 4)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 9)

* XPM メモリを使用

lib_cdc (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 9)

* xpm_fifo を使用するため RTL ラッパーをアップデート

lib_pkg (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

AR# 69903
日付 10/17/2017
ステータス アクティブ
種類 リリース ノート
ツール
  • Vivado Design Suite - 2017.3
このページをブックマークに追加